Запоминающее устройство

Союз Советских Социалистических Республик(51)М. Кл.з 6 11 С . 11/00 с присоединением заявки МГосударственный комитет СССР по делам изобретений и открытий(23) Приоритет Опубликовано 231080. Бюллетень М 39 Дата опубликования описания 25. 10. 80(54) ЗАПОМИНАКЦЕЕ УСТРОЙСТВО Изобретение относится к запоминакщим устройствам.Известно запоминащцее устройствс содержащее генератор, выход которого соединен с первичной обмоткой трансформатора, вторичная обмотка которого одним концом через диод подключена к базе транзистора, а другим концом к эмиттеру транзистора, между базой и эмиттером которого включен резистор 1.Недостатком этого устройстна явля ется ненадежность его работы в условиях интенсивных помех, действующих по цепи питания.Наиболее близким по технической сущности к предлагаемому является запоминающее устройство, содержащее накопитель, формирователи разрядных токов, дешифратор адреса, Формирователи адресных токов, регистр числа и усилители воспроизведения, причем выходы дешифратора адреса подключены ко входам Формирователей адресных токов, выходы усилителей воспроизведения соединены со входами регистра числа, выходы которого подключены ко входам формирователей разрядных токов, выходы ко.торых и выходы формирователей адресных токов соединены с соответствующими входами накопителя 2.Недостатком этого устройства является ненозможность полного подав ления квазидетерминированных синФазных и дифференциальных, а такжеслучайных помех, что снижает надежность устройства.Цель изобретения - повышение 1 О надежности устройства за счет увеличения его помехозащищенности,Поставленная цель достигаетсятем, что устройство содержит эле менты задержки, дне группы элементон ИЛИ, генератор импульсов, эталонный запоминающий элемент и корреляторы, причем входы элементовзадержки подключены к выходам де шифратора адреса, а выходы - ковходам элементов ИЛИ первой группы,входы элементов ИЛИ второй группысоединены с выходами элементов первой группы, а выходы - со входом ге нератора импульсон, выход которогоподключен ко входу эталонного запоминающего элемента, одни входыкорреляторов подключены к выходуэталонного запоминающего элемента, 30 другие входы - к выходам накопителя, а выходы - ко входам усилителей воспроизведения,На чертеже изображена блок-схемаустройства.Устройство содержит накопитель 1;формирователи разрядных токов 2,, Формирователи адресных токов 3, регистр числа 4, дешифратор адреса 5,элементы б задержки, первую 7,1 ивторую 7.2 группы элементов ИЛИ,генератор импульсов 8, эталонныйзапоминающий элемент 9, корреляторы 10 и усилители воспроизведения 11.Выходы дешифратора адреса 5 подключены ко входам формирователейадресных токов 3. Выходы усилителейвоспроизведения 11 соединены совходами регистра числа 4 , выходыкоторого подключены ко входам Формирователей разрядных токов 2. Выходы Формирователей разрядных токов 2и формирователей адресных токов 3соединены с соответствующими входами накопителя 1. Входы элементов б задержки подключены к выходамдешифратора адреса 5, а выходы - ковходам элементов ИЛИ первой группы7,1. Входы элементов ИЛИ второйгруппы 7.2 соединены с выходами элементов ИЛИ первой группы 7.1, а выходы - со входом генератора импульсов8, выход которого подключен ко входуэталонного запоминающего элемента 9.Одни входы корреляторов 10 соединены с выходом эталонного запоминающего элемента 9, другие входы - свыходами накопителя 1, а выходы -со входами усилителей воспроизведения 11,Устройство работает следующимобразом.При считывании числа по сигналу с дешифратора адреса 5 срабатывает соответствующий Формирователь адресных токов 3 и сигналы чтения вместе с помехами поступают по разрядно-считывающим линиям на выход накопителя 1. Причем сигналы чтения, соответствующие коду числа, из-за задержки в разрядно-считывающих линиях накопителя 1 появляются на выходе накопителя 1 в разное время относительно момента времени считывания в зависимости от адреса числа. По тому же сигналу с дешифратора адреса 5 запускается соответству ющий элемент б задержки, задержка сигнала в которой равна задержке сигналов чтения по этому адресу в накопителе 1. Сигнал с элемента задержки б поступает на вход элементов ИЙК 7.1. С выхода элемента ИЛИ 7.2 сигнал поступает на вход генератора импульсов 8 и запускает его. Сигнал считывания с генерато ра импульсов 8 подается на эталон ный запоминающий элемент 9, с выхода которого эталонный сигнал подается на входы корреляторов 10, на другие входы которых в это же время поступают сигналы чтения с выходов накопителя 1. С выходов корреляторов 10 .сигналы о воспроизведении поступают поразрядно на соответствующие усилители воспроизведения 11 и после усиления подаются на входы регистра числа 4.Инфомарционная надежность и помехозащищенность в предлагаемом зар поминающем устройстве повышена,во-первых, за счет органиэации коррелирования сигналов чтения, смешанных с помехами, с эталонным сигналом,лишенным помех,так как эталонный элемент 9 не связан с накопителем 1 ни по разрядным, ни по адресным линиям, а во-вторых, за счеттого, что сигналы приходят на входыкорреляторов 10 в одно и то же время, независимо от адреса числа (за О держка этих сигналов относительнодруг друга в случае необходимостидля корреляции может быть введенапутем изменения параметров элементов б задержки). Элементы б задерж ки обеспечивают синхронное поступление сигнала чтения, смешанного спомехой, и эталонного сигнала илиобеспечивают наперед заданное смещение (постоянное) вне зависимости Зр от изменения адреса числа.Технико-экономическое преимущество предложенйого устройства заключается в том, что воспроизведение.считанной из накопителя информацииблизко к оптимальному вследствиеприменения эталонного запоминающего элемента и корреляторов, засчет чего. улучшена помехозащищенность, т.е. повышена надежностьустройства.40Формула изобретенияЗапоминающее устройство, содержащее накопитель, формирователи разрядных токов, дешифратор адреса, фор-мирователи адресных токов, регистрчисла и усилители воспроизведения,причем выходы дешифратора адресаподключены ко входам формирователейадресных токов, выходы усилителейвоспроизведения соединены со входами регистра числа, выходы которого подключены ко входам Формирователей адресных токов соединены ссоответствующими входами накопителяо т л и ч а ю щ е е с я тем,. что, сцелью повышения надежности устрой -ства, оно содержит элементы задержки, две группы элементов ИЛИ, гене" 60 ратор импульсов, эталонный запоминающий элемент и корреляторы, при=.чем входы элещнтов задержки подклю-,чены к выходам дешифратора адреса,а выходы - ко входам элементов ИЛИ.65 первой группы, входы элементов ИЛИ773723 ЗайцеваКорректор МП Составителнова Техред й,Ба актор Е.Л Подписноеитета СССРи открытийкая наб д. 4/Тираж 662ственного к изобрете Ж, Р 16/68НИИПИ Госудпо делам13035, Москв Зак ниаушс Филиал ППП "Патент", г. Ужгород, ул. Проектна второй группы соединены с выходамиэлементов первой группы, а выходы -со входом генератора импульсов, выход которого подключен ко входу эталонного запоминаацего элемента, однивходы корреляторов подключены к выходуэталонного запоминающего элемента,другие входы - к выходам накопителя, авыходы - ко входам усилителей воспроизведенйя. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 448479, кл. С 11 С 7/00, 1972. 52. Хранение информации э кибернетических устройствах. Под ред.Л. П. Крайзмера, М., "Советское радио", 1969, 306 (прототип).