Запоминающее устройство со считыванием без разрушения информации

вз Советскик Оцивпистичжкия РЭспублих(22) Заявлено 04.04.19(21) 2745594/18-24с присоединением заявки М -1 С 11/О венный комитетСССРм изобретенийоткрытий да 23) Приоритет по дела Опубликовано 2350,80. Бю Дата опубликования описан тень йо.25.10.8 3) УДК 681(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО СО БЕЗ РАЗРУШЕНИЯ ИНФОРМАЦИИ 1 ЫВАНИ ение бысчет вве- переза- ассива ем,гается т тво соинформации к управлех ток ов ядных тоа, регистр адреса,Изобретение относится к запоминающим устройствам.Известно устройство, содержащее блок управления, и запоминающих блоков с входными коммутационнымиэлементами, адресные и разрядные Формирователи токов записи с выходными коммутационными элементами, которые подключены к входным коммутационным элементам одного из запоминающих блоков, и "дешифратор запоминающих блоков 11 .Недостатком этого запоминающего устройства является ограничение Функциональных возможностей и невысокое быстродействие из-эа отсутствия режима автоматической перезаписи информации из одного массива адресов в другой.Наиболее близким по технической сущности к предлагаемому изобретению является запоминающее устройство без разрушения информации, содержащее регистр адреса, связанный с первыми, а через формирователи адресных токов записи и первый коммутатор - со вторыми входамии запоминающих блоков, третьи входы которых подключены через дешифратор базового адреса к первым выходам регистра базового, адреса, а четвертые входычерез второй коммутатор и формирова-тели разрядных токбв записи - к выходам регистра числа, выходы кото 5 рого соединены с выходами запоминающих блоков, блок управления, первыйвход которого связан с регистромустановки массива адресов, второйс первым выходом блока задания ре Э кимов, а выход - с регистром базового адреса 2.Недостатком этого запоминающегоустройства является невысокое быстродействие из-эа отсутствия режима 15 автоматической перезаписи информации из одного массива адресов в другой.Цель изобретения - повышстродействия устройства за 20 дения режима автоматической.писи информации из одного мадресов в другой.Поставленная цель достичто в запоминающее устройс 5 считыванием без разрушениясодержащее накопители, блония, формирователь адреснызаписи, формирователь разрков записи, два коммутатор 30 адреса, регистр, базовогодешифратор, регистр считывания, регистр записи, блок местного управления и регистр числа, причем первыеи вторые входы накопителей соединены соответственно с первым входомФормирователя адресных токов записи и выходом регистра адреса и с выходами первого коммутатора, третьии четвертые входы накопителей подключены соответственно к выходамдешифратора и к выходам второго коммутатора, Вход первого коммутаторасоединен с выходом Формирователяадресных токов записи, второй входкоторого подключен к пятым входамнакопителей, первому выходу блокауправления и первому входу Формирователя разрядных токов записи,второй вход которого соединен с выходом регистра числа, а выход - совходом второго коммутатора, выходынакопителей подключены ко входурегистра числа, первый вход блокауправления соединен с первым выходомблока местного управления, а второйвыход в . со входом регистра адреса ипервым входом регистра базовогоадреса, выход которого подключен ковходу дешифратора, введены третийкоммутатор и блок переключения режимов, первый, второй и третийвыходы которого соединены соответственно со вторым, третьим и четвертыми выходами блока местного управления, а первый, второй и третийвыходы блока переключения режимовподключены соответственно ко второму, третьему и четвертому входамблока управления, первый и второй входы третьего коммутатора соединены соответственно с третьим ичетвертым входами блока унравления,третий и четвертый входы - соответственно с выходом регистра считывания и с выходом регистра записи,выход третьего коммутатора подключен ко второму входу регистра базового адреса. При этом блок переключения режимов целесообразно выполнить содержащим триггер, генератор импульсов, четыре элемента И, элемент НЕ и два элемента ИЛИ, причем выход генератора импульсов соединен со счетным входом триггера, нулевой и единичный выходы которого подключены соответ- ственнЬ к первым входам первого и второго элементов И, первый вход третьго элемента И, первый вход четвертого элемента И, вторые входы первого и второго элементов И и вход элемента НЕ соединены соответственно с первым, вторым и тре тьим .входами блока переключения режимов, выход элемента НЕ подключен ко вторым входам третьего и четвертого элементов И, выходы первого и третьего элементов И соединены соответственно с первым и5 О 15 20 вторым входами первого элемента ИЛИвыходы второго и четвертого элементов И, подключены соответственно кпервому и второму входам второгоэлемента ИЛ;, выходы генератораимпульсов, первого и второго элементов ИЛИ соединены соответственно спервым, вторым и третьим выходами;блока переключения режимов,Третий коммутатор целесообразновыполнить содержащим пятый и шестойэлементы И и третий элемент ИЛИ,причем выходы пятого, шестого элементов И подключены соответственнок первому и второму входам третьего элемента ИЛИ, выход которогосоединен с выходом третьего коммутатора, первый и второй входы пятогоэлемента И подключены соответственно к первому и третьему входам, апервый и второй входы шестого элемента И - ко второму и четвертомувходам третьего коммутатора,На чертеже изображена принципиальная схема предложенного устройства.25 , Устройство содержит накопители1 - 1 , блок 2 управления, формирователь 3 адресных токов, формирователь 4 разрядных токов записи,первый 5 и второй б коммутаторы,реЗ 0 гистр 7 адреса, регистр 8 базовогоадреса, дешифратор 9, регистр 10считывания, регистр 11 записи,блок 12 переключения режимов, блок 13местного управления, третий коммутатор 14 и регистр 15 числа, Первыеи вторые входы накопителей 1 - 1соединены соответственно с первымвходом формирователя 3 адресныхтоков записи и выходом регистра 7адреса и с выходами первого комму татора 5, Третьи и четвертые входынакопителей 1 - 1 подключены соответственно к выходам дешифратора 9и к выходам второго коммутатора б.Вход первого коммутатора 5 соединен 45 с выходом формирователя 3 адресныхтоков записи, второй вход которогоподключен к пятым входам накопителей,1- 1 , первому выходу блока 2 управ-ления и первому входу Формирователя 4 50 разрядных токов записи, второй входкоторого соединен с выходом регистра 15 числа, а выход - со входомвторого коммутатора б. Выходы накопителей 1 - 1 подключены ко входурегистра 15 числа. Первый вход блока 2 управления соединен с первымвыходом блока 13 местного управле"ния, а второй выход - со входом.регистра 7 адреса и первыми входами регистра 8 базового адреса, вы ход которого подключен ко входу де,шифратора 9. Первый, второй и. третийвходы блока 12 .переключения режимовсоединены соответственно со вторымтретьим и четвертым выходами бло 65 ка 13 местного управления. Первый, 773724второй и третий выходы. блока 12 переключения режимов подключены соответственно ко второму, третьему и четвертому входам блока 2 управления. Первый и второй входы. третьего коммутатора 14 соединены соответственно с третьим и четвертым входами блока управления, третий и четвертый входы - соответственно с выходом регистра 10 считывания и с выходом регистра 11 записи. Выход третьего коммутатора 14 подключен ко второму входу регистра базового адреса 8.Блок 12 переключения режимов содержит триггер 16, генератор импульсов 17, первый 18 и второй 19 элементы И, элементы НЕ 20,первый 21 и второй 22 элементы ИЛИ, третий 23 и четвертый 24 элементы И. Выход генератора 17 импульсов соединен со счетным входом триггера 16, нулевой и единичный выходы которого подключены соответственно к первым входам первого 18 и второго 19 элементов И. Первый вход третьего элемента И 23, первый вход четвертого элемента И 24, вторые входы первого 18 и второго 19 элементов И и выход элемента НЕ 20 соединены соответственно с первым, вторым и третьим выходами блока 12 переключения режимов. Выход элемента НЕ подключен ко вторым входам третьего 23 и четвертого 24 элементов И. Выходы первого 18 и третьего 2 элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ 21. Выходы второго 19 и четвертого 24 элементов И подключены соответственно к первому и второму входам второго элемента ИЛИ 22. Выходы генератора импульсов 17, пер- вого 21 и второго 22 элементов ИЛИ соединены соответственно с первым, вторым И третьим выходами блока переключения режимов 12. Коммутатор 14 содержит пятый 25 и шестой 26 элементы И и третий 27 элемент ИЛИ. Выходы пятого 25 и шестого 26 элементов И подключены соответственно к первому и второму входам третьего эле мента ИЛИ 27, выход которого соединен с выходом третьего коммутатора 14. Первый и второй входы пятого элемента И 25 подключены соответственно кпервому и третьему входам, а первый и второй входы шестого элемента И 26 ко второму и четвертому входам третье го коммутатора 14.Устройство работает следующим обра зом.Если блоком 13 местного управления установлен режим перезаписи, то с его второго выхода поступает потенциал разрешения в блок переключения режимо на вторые входы первого 18 и второго 19 элементов И и на вход элемента НЕ 20, с выхода которого поступает потенциал запрещения на вторые вхо. - ды третьего 23 и четвертого 24 элементов И. Под воздействием импульсор, поступающих с выхода генератора 17 импульсов на счетный вход т"иггеоа 16,последний попеременно изменяет своесостояние. Изменяющиеся ссстояииясчетного триггера 16 поступают напервые входы открытых элементов И18 и 19. В результате в соо;ветствиис состоянием триггера 16 через элементы ИЛИ 21 и 22 на четвертый итретий входы блока 2 управления поступают потенциалы, определяющиережим работы запоминающего устройства, т.е. режим считывания или записи. Эти же потенциалы поступают напервый и второй входы третьего комму 15 татора 14. Таким образом, осуществляется автоматическое переключение режима работы запоминающего устройства.Потенциал, определяющий режим считывания, поступает с выхода элемен 2 О та ИЛИ 21 на первый вход пятого элемента И 25, а потенциал, определяюющий режим записи, поступает с выхода элемента ИЛИ 22 на первый входвторого элемента И 26. Таким образом, в зависимости от режима работыоткрывается элемент И 25 или элементИ 26. В результате через элементИЛИ 27 на второй вход регистра базового адреса 8 поступает код одногоиэ накопителей 1 - 1, установлен- ЗО ный заранее на регистре 10 считыва ния и регистре 11 записи, и происходит поочередная выборка того изнакопителей 1 - 1 из которого необходимо считать ин 5 ормацию, того35 из накопителей 1 - 1, в который этуинформацию надо записать.Считанная из выбранного накопителя 1- 1 информация поступает нарегистр 15 числа. После автомати О ческого переключения с режима считывания на режим записи и выборкинакопителя 1 - 1, в который необходкмо записать считанную информацию, по сигналам, поступающим со второго выхода блока 2 управления в соответствии с кодом числа, хранящимся в регистре 15 числа, сбрасывают5 ормирователи разрядных токов записи 4, выходы которых соединены через разрядный коммутатор 6 с четвертыми входами того иэ накопителей1 - 1, в котором необходимо записать информацию, и происходит записьэтого числа в выбранный накопитель,Текущий адрес накопителей 1- 1 вы рабатывается автоматически в регистре базового адреса 8 по сигналам,поступающим на его вход со второговыхода блока управления.При этом регистр 7 блока работает вО. в .счетном режиме.Если в блоке 13 местного управления установлен режим "Считывание"или "Запись", то с его второго илитретьего выходов соответственно по сТупает потенциал,. определяющий режим, на первые входы третьего и четвертого элементов И 23 и 24, а счетвертого выхода блока 13 местногоуправления поступает потенциал запрещения на вторые входы первого и второго элементов И 18 и 19 и черезэлемент НЕ 20 - потенциал разрешения на вторые входы третьего и четвертого элементов И 23 и 24. В результатена втором и третьем выходах блока 12переключения режимов образуются потенциалы, определяющие режим работын соответствии с установленным вблоке 13 местного управления.Технико-экономическое преимущество предложенного устройства заключается н том, что оно обеспечиваетавтоматическое переключение режимовработы устройства совместно с коммутацией базового адреса и установку массива записи, что позволяет сбольшой скоростью и достоверностьюперезаписывать информацию из одногонакопителя н другой и, в результате,повысить быстродействие запоминающего устройства со считыванием безразрушения информации. Применениепредложенного устройства для отладкипрограмм в цифровых вычислительныхсистемах управления позволяет сократить время отладочных работ,Формула изобретения1, Эапоминающее устройстно со считыванием без разрушения информации,содержащее накопители, блок управления, формирователь адресных токовзаписи, формирователь разрядных токов записи, дна коммутатора, регистрадреса, регистр базового адреса, дешифратор, регистр считывания, регистр 40записи, блок местного управления ирегистр числа, причем первые и вторые входы накопителей соединенысоответственно с первым входом формирователя адресных токов записи и 4выходом регистра адреса и с выходамипервого коммутатора, третьи и четвертые входы накопителей подключенысоответственно к выходам дешифраторони к выходам второго коммутатора, вход 0первого коммутатора соединен с вы. ходом формирователя адресных токовзаписи, первому выходу блока управления и первому входу Формирователя раэряднья тОкОВ записи втОрОй Вход ко уторога соединен с выходом регистрачисла; а выход - со входом второгокоммутатора, выходы накопителей подключены ко входу регистра числа,первый вход блока управления соединен с первым выходом блока местного 60управления, а второй выход - со входом регистра адреса и первым входомрегистра базового адреса, выход которого подключен ко входу дешифратора,о т л и ч а ю щ е е с я,тем, что, с б 5 целью повышения быстродействия устройства, оно содержит третий коммутатор и блок переключения режимов, первый, второй и третий входы которого соединены, соответственно, со вторым, третьим и четвертым выходами блока местного управления,а первый, второй и третий выходы блока переключения режимов подключены соответственно ко второму, третьему и .четвертому входам блока управления, первый и второй входы третьего коммутатора соединены соответственно с третьим и четвертым входами блока управления, третий и четвертый входы - соответственно с вы-, ходом регистра считывания и с выходом регистра записи, выход третьего коммутатора подключен ко второму входу регистра базового адреса.2.устройство по п.1,о т л и ч а ющ е е с я тем,что блок переключения режимов содержит триггер, генератор импульсов, четыре элемента И,элемент НЕ и два элемента ИЛИ,причем выход генератора импульсов соединен со счетным входом триггера, нулевой и единичные вы. ходы которого подключены соответственно к первым входам первого и второго элементов И, первый вход третьего элемента И, первый вход четвертого элемента И, вторые входы первого и второго элементов И и вход элемента НЕ соединены соответственно с первым, со вторым и с третьим входами блока переключения режимов, выход элемента НЕ подключен ко вторым входам третьего и четвертого элементов И, ныходы первого и третьего элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ, выходы второго и четвертого элементов И подключены соответственно к первому и второму входам второго элемента ИЛИ, выходы генератора импульсов, первого и вто" рого элементов ИЛИ соединены соответ стненно с первым, вторым и третьим выходами блока переключения режимов.3. Устройство по пп.1 и 2,о т л ич а ю щ е е с я тем, что третий коммутатор содержит пятый и шестой элементы И и третий элемент ИЛИ, причем выходы пятого и шестого элементов И подключены соответственно к первому и второму входам третьего элемента ИЛИ, выход которого соединен с выходом третьего когмутатора, первый и второй входы пятого элемента И подключены соответственно к первому и третьему входам, а первый и второй нходы шестого элемента И - ко второму и четвертому входам третьего коммутатора. Источники информации, принятые во внимание при эКспертизе1. Климов И.И. и др. ПОлупостоян" ное заполняющее устройство на тороидальных магнитных сердечниках с773724 Составитель Т.ЗайцеваРедактор Г. Волкова Техред Н. Барадулина Корректор О. Билак Заказ 7516 /6 8 Тираж 662 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий,113035, Москва, Ж, Раушская наб., д. 4/5филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 диаметральными отверстиями. - "Волро.сы радиоэлектроники",сер.ЭВТ,1970,вып.56, с. 143-161. 2. Авторское свидетельство СССРпо заявке У 2610769,кл. 2 С 11 С 17/ОЪ1978 (прототип).