Запоминающее устройство

ОП ИСАМИ ЕИЗОБРЕТЕНИЯк литовскому свидитильствю(и)м. кл. 5 11 С 11/ОО11 С 29/ОО с присоединением заявки Ж Ввударстюе кадхтат ь.ьь.Р аа делан иаабратеккй и атхрытя 5Дата опубликования описания 23,1 1.80(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к автоматике, и. вычисдитедьной технике, а именно к за: поминакщим устройствам (ЗУ) вычисднтедьных машин параддедьного действия, к которым предьявдяются требоваийя устранения, одной неисправности.Известйо параллельное запоминающееустройство, содержащее чисдовйе и разрядные тракты, дополнитедьнйй разряднйй . тракт и регистр, нулевые выхрды которого подсоединены к управпякщим входамвентилей, вкдюченных,во .входные и выходные цепи разрядных трактов, а единичные ,выходы триггеров регистра подсоедйненй к управдякацим входам вентидей, включен- ных во входные цепи связи каждого предыдущего разрядного тракта с поспедующим разрядным трактом, и к управапсщим входам вентидей, вкдюченных в выходные аепи связи каждого посдедующего разряд ного тракта с предыдущим разрядным трактом, при этом единичные входы триггеров адреса связаны через вентиди с управпякщей шиной )Я. 2.Недосугатон атого устройства - низкое быссродействне при перекдючении резервщаъ разряда иа место отказавшего, так иак фззервиый разряд подключается последсеатеано вместо первого,- второго, й.=го до тек Вор, пбка не забдокируется разряд, явлиманийся источником ошибки. Если не.исправйость в .т -ом разряде, то.необходимо й перекаоченнйддя устрайеиия не- исправности.Наиболее бдизким техническим решением к преддагаемому явдяется устройство, содержащее группы эдементов И, регистр адреса,:нудевые выходы которого подкдючены к одним из входов элементов И первой и второй групп, другие входы которых соединены соответственно с входами устройства и выходами одноразрядных блоков, памяти, а выходы подключены соответственно к входам; одноразрядных бдоков памяти и выходам устройства, резервный одноразрядный бпок памяти, управпякщую и контродьные шйны, третью, четвертую и пятую группы элементов И, причем пер3 " 7 ММ 34вые входы элементов И третьей и четвер- входным шинам и к одним из входов элетойгрпГВ 5 Жлюченй" к"единичным выход- ментов И второй и третьей групп, другие= ФмРегистра адреса, вторые входы=входы элементов И второй н четвертой,соответстнейно к входам устройства и вы- третьей и пятой групп соединены соответходу:резервного одноразрядного блока па- ственно с нулевыми и единичными выхоаа5"Эйтан;"а выходы - соответственно к вхо- ма регистра адреса, выходы элементов Иду резервного одноразрядного блока павторой группы через соответствующие одномятй и выходам устройства, первые вхо- разрпдные блоки памяти подключены к одды элементов И пятой группы соединен ннм из входов элементов И четвертой груп. с входами устройства, вторые входы - о Пы, выходы элементов И четвертой группыподключены к выходным шинам и выходус управляющей шиной, а выходы - с вхо 4 ами"регистра" адреса, нулевые выходы регистра адреса подключены к входам пер-дов элементов И пятой группы подключевого элемента И, выход которого соединен,. - -к выходам соответствукюих одноразс первыми входами второго и третьего . 1 Ряд фх бл ков я и, од оразр дный реэлементов И (входной.и выходной злемен- зервный бес памяти, вход и выход кототы И резервного одноразрядного блока па- Рого лодключены через соответствуюшиемяти), вторые входы которых подключены лменты ИкВходной и выходной конгсоответственно к входной контрольной шр-"Рольным "шинам, выходы каждого элеменйе и выходу резервного одноразрядного 20 та И третьей группы, кроме последнегоблока памяти, а выходы всоответственно , соединены через соответствуюшие одно-.к входу резервного одноразрядного блока : разрядные блоки памяти с одним из вхопамяти и выходной контрольной шине Я,;дов каждогб алементв И пятой группы,Недостатки этого устройства - наличие;крме посчеднего, выход последнего элемноговходового элемента И для смробиро З мента И третьей группы соединен через" " вайия Резервного разряда, так как для по- . - одноразрядяый резервный блок памятй сстроения -памяти с ббЖшим кМййбСтвомраз- " одним, "из" входов последнего элемента Ирядов, например 64, при использованиипяий грунпй,а одни из нулевых вйходбвимеизцейся алементной базй требуется Ри"Фа.мббйй подключен и одним из9 шт. восьмивходовых элементов И, что Зо входов злввжнюв И,.значительно усложняет устройство в це- За счет такого подкщЬчения обеспечилом резервный одноразрядный блок йамя-вается иеполъзбвание вместо отказавшеготи по вхо и выходу также должен иметь " одйоразрядйого блока памяти последующе-,КВАЙНЙИЫе"оодййе"аЙЪьВВВффэфйй""м"Ьййор 4 йрядного блока памяти, а резерв-менты для согласованйя нагруэочных ре- д ный"разфйд выполняет функции последнегожимов, так, при указанной разрядности . одноразрядного блока" памяти, что сушестйа входе резервного одноразрядного блока , "веийбупрощает устройство и повышает". 7,памяти требуется устанбвка 9 шт, восьми- его быстродействие.входовых элементов И;а на вцходе - На чертеже представлена функциональ 8 шФ "зжмеитов, что увеличивает коли ,я ему заноминакщего устройства.""честно резервного обоФЙОМ 3 и " етустрор:тво содержит одиормрядныедополнительные задержки по тРакту вход- - л к памяти, одноразрядиый резервный" "ажод резервного разряда, т.е. сникает блм 2 памяти блоки 3 и 4 элементов6 йаГродействие"резервйагойИФЩЮййф Й, ьгистр 8 адреса, состоящий иэ трю- блока памяти и устройства впелощ ре- М6. 9 блок 3 входят элементы 7 Изервцый:)мерид подкаочается к каМЩомУ втрй"пй выходы которых подключеиз основкык Разрядов, что обусловливает йыкожодам одйоразрядних бажов 1 пайаййчие длинных лияйй" связй и бФЮЙмль- мяти, В блок 4 входят злементы 8 И четы влияет аапомехоустойчивость и быст- вертой группы, 6 дин из входов которыхродейстние устройства,,6 подключены к выходам соответствующихЦелью изобретения являбтся Упрощение биоков 1 памяти, а выходы - к выходамустройства и повыщенйе его быстродей- устройства. В блок 3 также входят эле ствия., менты 8 И третьей группы. Выход первоПоставлейнаяпеа достигается тем, "го элемента Й третьей группы подключен/Ы .что в запоминающем устройстве, содержа- ко входу второго одноразрядного блока 1зцем группы,элементов И, регистр адреса, памяти, выход и -1 элемента - ко вховходы которого через элементы И первой ду одноразрядногоРезервного блока 2груйпы подключены к управлякщей шине, памяти. В блок 4 входят также элементы5 7819 10 И пятой группы. Один иэ входов первого элемента И патой группы подключен к выходу второго одноразрадного бежа 1 памяти, вход-1 элемента И этой группы - к выходу П -го блока 1, а вход й -го элемента И этой же группы - к вы-. йоду одноразрядного резервного блока 1 йамяти. Выходы элементов 10 И пятой группы соединены с выходами устройства. Нулевые выходы триггеров 6 соединены с щ первыми входами элементов И второй группы и четвертой группы, единичные выходы - с первыми входами элементов И тре тьей группы и вторыми входами элементов И пятой группы. Устройство также содер жит элементы 11 И первой группы, .одни входы которых подключены к входам устройства и вторым входам элементов И второй и третьей групп, другие входы - к управляющей шине 12, а выходы - к входам 26 триггеров 6.Устройство также содержит элементы 13 и 14 И одноразрядного резервного блока памяти, одни из входов которых подключены к нулевому выходу триггера 6 И П -го разряда регистра адреса, вторые входы - соответственно к входной контрольной шине 18 и выходу блока 2, а выходы - соответственно ко входу блока 2 и выходной контрольной шине 16. 36Устройство работает следующим образом. В исходном состоании при отсутствии сигнала на шине 12 элементы 11 И закрыты, триггеры 6 регистра 8 установле-Зф иы в нулевое состояние (на нулевых выходах высокий потенциал, а на едийичних выходах - низкий), Элементы О и 10 И закрыты, элементы 7 и 8 И открыты и пропускают сигналы со входов ЗУ на выходы .одноразрядных блоков памяти (ВП) 1 и с выходов одноразрядных БП Х на вы ходы устройства. Высокий потенциал на нулевом выходе последнего тратера 6 реЯ 43 гистра 8 открывает элементй 13 и 14 И, и вход 18 контрольной шины подсоедийяетса ко входу одноразрядного резервного БП 2, а выход одноразрядного резервного БП 2 подсоединяетса к выходной контроль ной шике. До появления неисправности одЯ поразрядный резервный БП 2 испоньзуетса для контроля на четность.При налички неисправности одного из одноразрядных БП 1 на шину 12 подаетса сигнал, который открывает элементыИ 11 И. Со входов ЗУ через элементы 11 И подаетса код иа единичные входы триггеров 6 регистра 8. Код состоит из ну 73 6лей и единиц. На входы триггеров 6 регистра адреса 8, находяшнхся перед неисправным разрядом БП 1, подаются яулевые сигналы, а на остальные единичные.Единичные сигналы устанавливают триггеры 6 регистра 8 в единичное состояние(на единичных вьиодах триггеров 6 высо,кий потенциал, на,нулевых выходах - низкий), нулевые сигналы кода подтверждают нулевое состояние остальных триггеров 6, Сигнал снимается с шины 12 и элементы И закрываютса. Триггеры 6 находящиеся перед неисправным разрядами, остаются э нулевом состоянии, а триггеры 6 неисправного и всех последующих раэрядовв единичном, элементы 7 и 8 И, подклю чейные к нулевым еыхойам триггеров 6,.установленных в единичное состояние, закрываются, а элементы 9 и 10 И, подключенные к единичным выходам триго еров 6, установленных в. нулевое состоя-ние, открываются и соедийают входы устройства, начинаа с неисправного разряда, со входами последующих одноразрядных БП 1 таким образом, что последний вход устройства оказывается подключенным ко входу одноразрядного резервного БП 2, а выход одноразрядного БП 2 подключается к последнему выходу устройства, выход последнего одноразрядного БП 1 подсоединяетса к предпоследнему выходу устройства и т,д;, выход БП 1, стоящего перед неисправным БП 1, подсоединяется к выходу устройства неисправного разряда.Таким образом, неисправный одноразрядный БП 1 блокируется, вместо него лодключаетса последующий ВП 1, вместо Подноразрядного БП 1 подключаетса -ый одноразрядный БП 1, а резервный. БП 2 выполняет функции й -го одноразрядного БП 1. Одновременно отключается схема контроля, так как с нулевого выхода последнего триггера 6 подается низкий лотенпиал на входы элементов 13 и 14 И. При этом элементы 13 и 14 И выключаются и прорывают цепи для сит напав со входа 18 на вход одноразрядного резервного БП 2 и с выхода одноразрядного резервного БП 2 на выход 16 Ври этом контроль не производится.Предлагаемое устройство имеет по еравнению с известным более простую конструкцию вследствие исключения многовхадового элемента И, формирующего сигнал на подключение резервного разряда вместо отказавшего одного из основных разрядов, и применения в данном устройстве только двухвходовых элементов7 7819 И, а также обеспечивает повышение быст родействия резервного разряда и всего .устройства в целом за счет уменьщения задержки на- величину, обусловаеннув необходимостьго, включения допопнитепьного оборудования в тракт вход-выход резервного разряда при каком-либо неисправном одноразрядном блоке памяти, и уменьшении двины пиний связи цо цепям подкаочения резервного бпока вместо одного из 10. основных до ведичииы связи тсаько между двумя соседними бажами, чт 6 увеличивает помехоустойчивость и быстродейст вие устройства..И Формула изобретения Ъйоминакзцее устройсгво, содержащее группы эпементов И, регистр адреса, Моды которого через эпементЫ И первой груп" 20 пы подключены к управлявшей шине, вход- . ным шинам и к одним,из входов эпемен тов И второй и третьей групп, другие йходы элементов й второй н четвертой, тре- тьей и пятой групп соединены соответсъ пенно с нуйевыми и единйчными . выходами регистра адреса,- выходы эазменгов И. второй группы через соьтветсъ вувщие одноразрядные блоки памяти подклкчены к одним из входов эпементов И 30 73, 8четвертой группы, выходы элементов Ичетвертой группы подкщочены к выходнымшинам и выходу элементов И пятой груп-:пы, одни из входов элементов.И пятойгруппы подкаочены к выходам соответствук 3 цих одноразрядных бпоков памяти, од-норазрядный резервный блок памяти,входЭ выход которого подкщочевы через соот-;ветствуимцие элементы И к входной и выходной контрольным шинам, о т л и ч а -,В щ е е с я тем, что, с цепью уп-рощения устройства и повышения его быстродействия, выход каждого элемента Итретьей группы кроме поспедне о, соединен через соответствующие одноразрядныебпоки памяти с одним иэ входов каждогоэпемента И пятой группы, кроме последнего, выход последнего элемента И треттьей группы соединен через одноразрядныйрезервный бпок памяти с одним из входовпоспеднего элемента И пятой группы, аодин из нулевых выходов регистра адресаподкаочен к одним иэ входов элементов И,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРЖ 263681, кп. Я 11 С 7/ОО, 19672., Авторское свидетельство СССРМ 6 О 7276, кл. 8, 11 С 11/ОО,Я 11 С 29/ОО, 1975 (прототип).54163 ., Тираж 882 й ВНИИПИ Государствеивго комите по делам изобретений и откры 113035, Москва, Ж, Рауаскеаилиал ППП фПатеитф г. Ужгород у ктиеив