Запоминающее устройство

(23) Приоритет ЕСВР ае двшв взвврвтввий и етарытийОпубликовано 05,06.80, Бюллетень21 Дата опубликования описания 07,06.80/ 1Изобретение относится к вычислитель-ной технике и может быть использовано,в частности в микропрограммных устройствах управления,Известны запоминающие устройства,содержащие группу многовходных схемИЛИ, кольцевые пересчетные схемы, накопитель, линию задержки, схемы И 1.Из известных запоминающих устройствнаиболее близким к изобретению по технической сущности и по структурной схеме0является устройство 21.Цель изобретения - повышение надежности запоминающего устройства.Цель достигается тем, что в запоми 15нающее устройство, содержащее накопитель,первая группа выходов которого подключенак первым входам блоков элементов И,вторая группа выходов -к соответствующим входам дешифратора, выходы которого подключены ко входам блоков элемента И, а входы накопителя подключены квыходам формирователя адреса, введеныкоммутаторы адреса и ошибки, одни входы коМмутатора адреса подключены ко входамустройства, другие - к выходам коммутатора ошибки, управляющий вход коммутатора адреса и третьи входы блоков элементов И подключены к третьей группе входовнакопителя, выходы коммутатора адресаподключены ко входам формирователя, аинформационные и управляющие входы коммутатора ошибки подключены соответственно к первой группе выходов накопителя ивыходам дешифратора,Схема устройства представлена на чертеже,Предлагаемое запоминающее устройство содержит накопитель 1, первые выходыкоторого соединены с соответствующимивходами групп схем И 2" - 2, вторыевыходы накопителя 1 соединены через дешифратор 3 с управляющими входами соответствующих блоков элементов И 2 - 2оа выходы накопителя 1 подключены черезформирователь 4 адреса и коммутатор 5ко входам устройства, Другие входы коммутатора 5 адреса подключены к выходам3 7396коммутатора 6 ошибки, связанного с первыми выходами накопителя 1 и с выходами дешифратора 3, Выходы третьей группы выходов накопителя 1 связаны с цепями управления коммутатора 5 адреса иэлементов И 2 - 2Предлагаемое запоминающее устройс 1во работает следующим образом,В исходном положении на выходах.третьей группы выходов накопителя 1 долж оны формироваться единицы, которые обес-печивт подключение выходов устройствачерез соответствующие блоки элементовИ 2 - 2 к первой группе выходов накопителя 1 и входов устройства ко входам 15формирователя 4 адреса через коммутатор5 адреса. При этом в накопителе 1 в соответствии с адресом, поступающим на еговход, формируются сигналы управления икод коммутации, Сигналы управления поступают с первых выходов накопителя 1параллельно на входы всех блоков элементов И 2 - 2, Код коммутации постуОпает со вторых выходов накопителя 1 навходы дешифратора 3, обеспечивающего подключение только одной (в соответствии скодом коммутации) групп схем И 2 - 2Выходное слово запоминающего устройстваопределяется суммой разрядов всех блоковэлементов И 2 - 2 30При наличии дефекта в запоминающихэлементах каждого выбираемого слова изнакопителя 1 в третьей зоне его должныбыть записаны нули, обеспечивающие отклю.чение всех блоков элементов И 2"- 2 З 53:и подслючение йходов формирователя 4 адреса через коммутатор 5 к выходам коммутатора 6 ошибки, При этом во второйзоне накопителя 1 должен быть записанкод коммутации коммутатора 6 ошибки,обеспечивающего оподслючение входов егок группе исправных запоминающих ячеекпервой группы выходов накопителя 1, вкоторой записан код адреса переадресации.По этому коду адреса переадресации изнакопителя 1 выбирается слово с заданными сигналами управления, кодом коммутации и с единицами, записанными в третьюзону накопителя 1, которые обеспечиваютподключение выходов устройства черезсоответствующие блоки элементов И 246 42 к цервой группе. выходов накопителя 1 и входов устройства ко входам формирс- вателя 4 адреса через коммутатор 5 адреса.В. предлагаемое запоминающее устройство дополнительно введены коммутаторы адреса и ошибки, а также ряд новых свя зей, что позволяет обходить неисправные ячейки памяти как в процессе эксплуатации, так и при изготовлении накопителя.Эти нововведения позволяют также сократить количество брака, что особенно важно при изготовлении накопителя в интегральном исполнении и позволяет повысить надежность запоминающего устройства в работе,формула изобретенияЗапоминающее устройство, содержащеенакопитель, первая группа выходов которого подключена к первым входам блоковэлементов И, вторая группа выходов - к,соответствующим входам дешифратора, выходы которого подключены ко вторым входам блоков элементов И, а входы иаковпителя подключены к выходам формирователя адреса, о т л и ч а ю ш е е с я)тем, что, с целью повышения надежностиустройства, оно содержит коммутаторы адреса и ошибки, одни входы коммутатораадреса подключены ко входам устройства,другие - к выходам коммутатора ошибки,управляющий вход коммутатора адреса итретьи входы блоков элементов И подключены к третьей группе входов накопителя,выходы коммутатора адреса подключеныко входам формирователя адреса, а информационные и управляющие входы коммутатора ошибки подключены соответственно кпервой группе выходов накопителя к выходам дешифратора.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР739646 Редак 2950/47 Тираж 662ЦНИИПИ Государственного комитета СССпо делам изобретений и открытий035, Москва, Ж, Раушская наб., д. одписное ал ППП .Латент", г. Ужгород, ул. Проектная, 4 Составитель Ю, Розенталь