Запоминающее устройство

(19) (1) 4 С 11 С 11 00 ИСАНИЕ ИЗОБРЕТЕНИ ническ интегральпособие:/М.: Радио вычис ап)тьнемн ии к элемен СУДАРСТВЕНКЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) Изобретение относится ктельной технике, в частностиминающим устройствам, и можеиспользовано в твердотельныхках изображения для хранениятации информации с одного изтов матрицы приемника на шин ботки сигнала, Цель изобретения - повышение быстродействия - достигается введением в устройство генератора 8 тактовых импульсов, фазового селектора 9, преобразователей 10, 11 уровней напряжения и ключей 7 разряда. Управление питанием усилителей 1, дешифратора 2, регистра 3 хранения, ключей 7.разряда и ключей 6 с выходов преобразователей 10 и 11 уровней напряжения позволило уменьшить время переключения транзисторов и увеличить скорость нарастания переднего и заднего фронтов импульсов напряжения питания, которые вырабатываются генератором 8 тактовых импульсов и формиру- а ются фазовым селектором 9 н преобра" зователями 10 и 11 уровней напряжения. 4 ил,бИзобретение относится к вычислительной технике, а именно к запоминающим устройствам, и может быть использовано в твердотельных приемниках изображения для хранения и коммутации информации с одного иэ элементов матрицы приемника на шину обработки сигнала.Целью изобретения является повышение быстродействия устройства.На Фиг, представлена Функциональная схема предлагаемого устройства; на Фиг,2 - электрическая схема преоб - раэователя уронней напряжения; на фиг,3 - электрическая схема ячейки; на Фиг,4 - временные диаграммы, поясняющие работу устройства.Устройство (Фиг.1) содержит входные усилители 1, дешифратор 2, регистр 3 хранения, ячейки 4 памяти регистра 3, выходные ключи 5 и 6, ключи 7 разряда, генератор 8 тактовых импульсов, фазовый селектор 9, преобразователи 10 и 11 уровней напряжения, адресные нходы 12, шину 13 нуле- ного потенциала, шины 14-16 питания, синхрониэирующий вход 17, выходы 18 и 19 и информационный вход 20, Преобразователь 10 или 11 уровней напряжения (фиг.2) выполнен на транзисторах 21 - 23, резисторах 24-31 и конденсаторах 32-34. Ячейка 4 памяти выполнена на транзисторах 35-38.Устройство работает следующим образом.Код через усилитель 1 поступает на вход дешифратора 2 под воздействием выработанных генератором 8 тактовых импульсов и выделенных фазовым селектором 9 четной фазы, высокий уровень которой обеспечивается преобразователем 10 уровня.Одновременное появление кода адреса на входе 12 и четной фазы на выходе преобразователя 10 обеспечивается импульсами по входу 17, при этом записывается логическая "1" н регистр 3,При этом емкость выхода ячейки 4 памяти регистра 3 и затвора транзистора одного из ключей 5 обнуляется через открытый транзистор соответствующего ключа 7 разряда, а входы 20 либо обнуляются, либо заряжаются до потенциала второго выхода 19, либо переключается информация входов 20 на второй выход 19, С прекращением действия четного тактового импульса закрываются транзистор ключа 7 и со К КК = - , ---- сопротивление этой2 КЗГ,цепи в предложенномустройстве;К - сопротивление открытоготранзистора ключа 7 разряда. 45 50 Формула изобретения Запоминающее устройство, содержащее входные усилители, информационные входы которых являются адресными входами устройства, дешифратор, информационные входы которых соединены с выходами входных усилителей, регистр хранения, информационные входы ответствующий ключ 6. При этом потенциал выхода преобразователя 1 О равеннулю и н одной из ячеек 4 памяти сохраняется заряд. С приходом нечетноготактового импульса высокого уровня спреобразователя 11 и благодаря ис"пользованию МДП-нарактора в ячейке 4памяти формируется накопление заряда:быстро открывается транзистор 37 иимпульс управления поступает на затвор транзистора ключа 5, который открынается и коммутируется на первыйвыход 18, Связь входов управления пи 1: тания дешифратора 2 усилителя 1, затворов всех транзисторов ключей 7 разряда и ключей 6 с выходами преобразователей 10, 11 и Формирование соответствующих импульсон управления ген нератора 8 тактовых импульсон, фазового селектора 9 позволяют с высокойскоростью перераспределить заряды,что способствует увеличению быстродеистния за счет уменьшения времени25 переключения. При этом достигаетсяувеличение скорости нарастания переднего и заднего фронтон1с,а с с(а сЦ.е7 Б 2(1-е )раэ; ввраэ,30 -И,од,СБ, еЦ,(1-е )где Ц, - амплитуда напряжения входауправления ячеек 4 памяти,дешифратора 2, усилителя 1затворов транзисторов клю 35 чей 5 и 6 в известном устройстве;Б - амплитуда напряжения на этих2же входах в предложенномустройстве;К, - сопротивление цепи переэаряда в известном устройстве;13651которых соединены с выходами дешифратора, группу первых выходных ключей, управляющие входы которых соединены с выходами регистра хранения, выходы группы первых выходных ключей соединены между собой и являются первым выходом устройства, группу вторых выходных ключей, выходы которых соединены между собой и являются вторым выходом устройства, выводы питания входных усилителей, дешифратора и регистра хранения подключены к шинам питания устройства, о т л и ч а ю - щ е е с я тем, что, с целью повыше ния быстродействия устройства, в него введены генератор тактовых импульсов, фазовый селектор, два преобразователя уровней напряжения и ключи разряда, информационные входы которых соедине О ны с выходами регистра хранения, выходы ключей разряда соединены с шиной нулевого потенциала устройства, управляющие входы ключей разряда, группы вторых выходных ключей, дешифрато 27 4ра и входных усилителей соединены с выходом первого преобразователя уровней напряжения, тактовый вход регистра хранения соединен с выходом второго преобразователя уровней напряжения выводы питания которого подклю 1чены к первой и второй шинам питания, выводы питания первого преобразователя уровней напряжения подключены к первой и третьей шинам питания, информационные входы преобразователей соединены с выходами фазового селектора, выводы питания которого соединены с выводами питания генератора тактовых импульсов и с первой и второй шинами питания, информационный вход фазового селектора является синхронизирующим входом устройства и соединен с выходом генератора тактовых импульсов, информационные входы первой и второй групп выходных ключей соединены между собой и являются информационным входом устройства1365127 еров ор рректор В.Бутяг 18 дписноеа СССР ак НИИП ткр я н по 113035, 4/5 роектная, 4 графическое предприятие,жгород,роиэводственноСоставитель А,Воронинедактор О.Головач Техред И.Верес Тираж 590осударственного кам изобретений иква, Ж, Раушск 73Щ/Г 3 Я 7 АааВ СЕЛглюЮ РО А/лмУРА аМлтра У