Запоминающее устройство

(19) Ц 1 51) 4 О 1 С 11/00 ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ(71) Таганрогский радиотехнический институт н м. В. Д. Кал м ыко в а(56) Запоминающее устройство современных ЭЦВМ./Под ред. А. А. Крупского. М.: Мир, 1968, с. 277 - 301.Авторское свидетельство СССР932567, кл. б 11 С 11/00, 1980.(54) ЗАПОМИНАЮШЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано при обмене информацией в многопроцессорных вычислительных системах. Цель изобретения - повышение надежности устройства. Запоминающее устройство содержит регистры 1 адреса записи, накопители 4, регистры 5 числа записи, регистры 7 адреса, дешифраторы 9 адреса считывания, элементы И - ИЛИ 10, регистры 11 числа считывания, блок 13 управления, блоки 19 сравнения, первую 20 и вторую 21 группы элементов И, блоки 22 разрешения конфликтов, элемент ИЛИ - НЕ 23, элемент ИЛИ 25 и группу элементов ИЛИ - НЕ 27. В устройстве производится выявление ошибок при одновременной записи чисел с нескольких направлений по одному и тому же адресу, выявление и устранение неправильного считывания чисел при одновременной записи и считывание информации по одному и тому же адресу.з. п ф-лы, 3 ил.Изобретение относится к вычислительнойтехнике и может быть использовано при обмене информацией в многопроцессорныхвычислительных системах,Цель изобретения - повышение надежности устройства,На фиг. 1 приведена структурная схемазапоминающего устройства; на фиг. 2структурная схема блока разрешения конфликтов; на фиг. 3 - структурная схема накопителя.Запоминающее устройство (фиг. 1) содержит регистры 1 адреса записи, информационные входы которых являются адреснымивходами 2 записи устройства, дешифраторы 3адреса записи, накопители 4, регистры 5числа записи, информационные входы которых являются информационными входами 6устройства, регистры 7 адреса считывания,информационные входы которых являютсяадресными входами 8 считывания, дешифраторы 9 адреса считывания, элементыИ - ИЛИ 10, регистры 11 числа считывания, выходы которых являются информационными выходами 12 устройства, блок 13управления, входы разрешения записи и считывания которого являются соответственновходами записи 14 и считывания 15 устройства. Блок управления содержит блоки16 - 18 задержки.Устройство также содержит блоки 19сравнения, первую 20 и вторую 21 группыэлементов И, блоки 22 разрешения конфликтов, элемент ИЛИ - НЕ 23, выход которогоявляется выходом 24 готовности устройства,элемент ИЛИ 25, выход которого является выходом 26 сбоя устройства, и группуэлементов ИЛИ - НЕ 27.Каждый блок 22 разрешения конфликтов (фиг. 2) содержит блоки 28 сравнения, элементы И 29, элемент ИЛИ 30,элемент И - ИЛИ 31 и элемент 32 задержки,Каждый накопитель 4 (фиг. 3 содержит элемент И - ИЛИ 33, ячейку 34 памяти и элемент ИЛИ 35.Запоминающее устройство является многовходовым и предназначено для оперативного обмена между абонентами и для хранения системных массивов и таблиц в многопроцессорных вычислительных системах.Запись информации в устройство осуществляется следующим образом. Абонентыисточники по входам 2 подают адресныекоды на входы регистров 1, а кодычисел по входам 6 - на входы регистров 5. Эти коды сопровождаются соответствующими сигналами записи, поступающими от блока 13, Кроме этого, сигналызаписи поступают на входы блоков 22разрешения конфликтов для определенияконфликтов при одновременной записи и считывания по одному и тому же адресуи на соответствуюьцие входы элементовИ 20, В блоках 19 производится попарное сравнение каждого с каждым адресомзаписи. Если одновременно приходят сигналызаписи от 1-го и 1-го абонентов по од.ному адресу, то на ц-м блоке 19 вырабатывается сигнал совпадения, которыйпоступает на ц-й элемент И 20 и далеена ц-е входы 1-го и 1-го элементовИЛИ - НЕ 27, выходы которых блокируют на1-м и 1-м элементах И 21 сигналы с 1-гои 1-го выходов элементов 16 задержки на10 управление дешифратором 3. Кроме того,с 1 го и 1 го элементов И 20 сигналыпоступают на элемент ИЛИ 25, выход которого является выходом 26 сбоя устройства. Если одновременной записи с несколь 15 ких направлений по одному и тому же адресу нет, то элементы ИЛИ - НЕ 27 разрешают прохождение сигналов с выходовблока 13 управления на управляющие входы дешифраторов 3. Сигналы с выходоввыбранных выходов дешифраторов 3 посту 20 пают на входы накопителей 4, в которыхуправляют прохождением числа через элемент И - ИЛИ 33 с выходов регистровна числовой вход ячейки 34 памяти, ачерез элемент ИЛИ 35 устанавливают вней режим записи.Чтение информации осуществляется следующим образом,Абоненты-приемники по входам 8 подаюткоды адреса на входы регистров 7, Эти коды сопровождаются соответствующими сигЗ 0 налами считывания, поступающими из блока 13. Сигналы считывания через блоки 17задержки поступают на входы блока 22 разрешения конфликтов, в которых на блоках 28производится сравнение одного адреса считывания, поступающего с выходов регистЗ 5 ров 7, со всеми адресами записи. При совпадении адресов считывания и записи и одновременном обращении к накопителям 4по записи и считыванию на одном из элементов И 29 появится сигнал, который через элемент ИЛИ 30 скоммутирует эле 40 мент И - ИЛИ 31 таким образом, что на еговыходе сигнал считывания появится задержанным на один цикл обращения к накопителю 4.Кроме того, сигналы с выходов эле 45мента ИЛИ 30 поступают на элементИЛИ - НЕ 23, выход которого являетсявыходом 24 готовности запоминающего устройства. При обнаружении конфликта на выходе 24 готовности устанавливается низкийуровень, который запрещает обращение от50 абонентов-источников на один цикл обращения к накопителю 4,Таким образом, в конфликтной ситуацииобращение на запись в накопителе 4 проходит без задержки, а обращение насчитывание и разрешение обращений от або 5 нентов-источников задерживается на одинцикл обращения к накопителю 4. Выходэлемента И в И 31 откроет соответствующий дешифратор 9. Сигналы с выходовФормула изобретения дешифраторов 9 поступают на входы ячеек 34 памяти, в которых управляют считыванием информации, которая через соответствующий элемент И - ИЛИ 10, управляемый выходом дешифратора 9, поступает на входы соответствующих регистров 11. В это время сигналы считывания с выхода блоков 17 задержки через блоки 18 задержки управляют записью считанной информации в соответствующие регистры 11. Далее считанная информация поступает на выход 12 запоминающего устройства. Если совпадения адресов считывания и записи не происходит, то на выход блока 22 разрешения конфликтов сигнал считывания проходит без задержки, а на выходе 24 готовности останется сигнал готовности запоминающего устройства. Сигнал с выхода блока 22 разрешения конфликтов поступает на вход соответствующего дешифратора 9 и далее аналогично предыущему случаю. 5 1 О 15 20 25 30 35 40 45 50 55 1. Запоминающее устройство, содержащее регистры адреса запис и, дешифраторы адреса записи, регистры числа записи, накопители, блок управления, регистры адреса считывания, дешифраторы адреса считывания регистры числа считывания и элементы И - ИЛИ, причем информационные входы регистров адреса записи являются адресными входами записи устройства, выходы регистров адреса записи подключены к информационным входам соответствующих дешифраторов адреса записи, выходы которых соединены с входами выборки записи соответствующих накопителей, информационные входы регистров числа записи являются информационными входами устройства, выходы регистров числа записи соединены с информационными входами соответствующих накопителей, информационные входы регистров адреса считывания являются адресными входами записи устройства, выходы регистров адреса считывания соединены с информационными входами соответствующих дешифраторов адреса считывания, выходы которых подключены к входам выборки считывания соответствующих накопителей памяти и первым входам элементов И - ИЛИ, выходы которых соединены с информационными входами регистров числа считывания, выходы которых являются информационными выходами устройства, вторые входы элементов И - ИЛИ подключены к информационным выходам соответствующих накопителей, входы разрешения записи блока управления являются входами записи устройства, входы разрешения считывания блока управления являются входами считывания устройства, выходы первой группы блока управления соединены с управляющими входами регистров числа записи и регистров адреса записи, выходы второй группы блока управления подключены к управляющим входам регистров числа считывания, выходы третьей группы блока управления подключены к управляющим входам регистров адреса считывания, отличающееся тем, что, с целью повышения надежности устройства, в него введены блоки сравнения, первая и вторая группы элементов И, группа элементов ИЛИ в , элемент ИЛИ, блоки разрешения конфликтов, элемент ИЛИ в , причем входы блоков сравнения соединены с соответствующими выходами регистров адреса записи, выходы блоков сравнения подключены к первым входам элементов И первой группы, вторые и третьи входы которых, первые входы элементов И второй группы и управляющие входы блоков разрешения конфликтов соединены с соответствующими выходами четвертой группы блока управления, первые выходы блоков разрешения конфликтов соединены с входами элемента ИЛИ - НЕ, выход которого является выходом готовности устройства, выходы элементов И первой группы соединены с входами элемента ИЛИ и с входами соответствующих элементов ИЛИ - НЕ, выходы которых подключены к управляющим входам дешифраторов адреса записи, адресные входы записи блоков разрешения конфликтов соединены с выходами регистров адреса записи, адресные входы считывания блоков разрешения конфликтов подключены к выходам регистров адреса считывания, входы синхронизации блоков разрешения конфликтов соединены с выходами пятой группы блока управления, вторые выходы блоков разрешения конфликтов соединены с управляющими входами дешифраторов адреса считывания, выход элемента ИЛИ является выходом сбоя устройства.2. Устройство по п. 1, отличающееся тем, что каждый блок разрешения конфликтов содержит блоки сравнения, элементы И, элемент ИЛИ, элемент задержки и элемент И - ИЛИ, причем выходы блоков сравнения соединены с первыми входами элементов И, выходы которых подключены к входам элемента ИЛИ, выход которого соединен с первым и вторым входами элемента И - ИЛИ и является первым выходом блока, выход элемента И - ИЛИ является вторым выходом блока, выход элемента задержки соединен с третьим входом элемента И - ИЛИ, вход элемента задержки, четвертый вход элемента И - ИЛИ и вторые входы элементов И объединены и являются управляющим входом блока, первые входы блоков сравнения являются адресным входом записи блока, вторые входы блоков сравнения являются адресным входом считывания блока, третьи входы элементов И являются входом синхронизации блокаСоставитель В, РудаковРедактор А. Козориз Техред И. Верес Корректор Г. РешетникЗаказ 3809/49 Тираж 589 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж - 35, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4