G06F 7/64 — цифровые дифференциальные анализаторы, т.е. вычислительные устройства для дифференцирования, интегрирования или решения дифференциальных и интегральных уравнений с помощью импульсов, представляющих приращения; другие инкрементные вычислительные устройства для решения различных уравнений

Номер патента: 1203520

Опубликовано: 07.01.1986

Авторы: Давыдов, Приходько, Сайдов, Торопов

МПК: G06F 7/64

Метки: дифференцирования, сигналов, частотно-импульсных

...усилители, выход последнего из которых является выходомустройства, выход формирователя1203520 где,Т; импульсов соединен с входом второгоэлемента задержки и с входом управления записью второго регистра памяти, выход второго элемента задеряки соединен с входом третьего элемента задержки, с входами управле -ния записью первого и третьего регистров памяти и подключен к синхронизирующему входу управления источника опорного напряжения, выходтретьего элемента задержки соединенс входом первого элемента задержкии с входом управления установкойреверсивного счетчика, выход первого элемента задержки соединен с нулевыми входами первого и второготриггеров. Изобретение относится к автоматике и вычислительной технике.Цель изобретения -...

Номер патента: 1203521

Опубликовано: 07.01.1986

Авторы: Бялый, Виноградов, Комиссарова, Куприянов

МПК: G06F 7/64

Метки: интегратор, цифровой

...11 счетчика 3, второй выход 12 генератора 1 импульсов,вход 13 записи блока 2 памяти, третий выход 14 генератора 1 импульсов,второй вход 15 второго элемента И 7,адресный вход 16 блока 2 памяти,выход 17 счетчика 3, установочныйвход 18 счетчика 3, выход 19 элемента 4 задержки, второй вход 20первого элемента И 6, первый вход 21второго элемента И 7, первый вход 22первого элемента И 6,второй разрядный выход 23 блока 2 памяти, первыйразрядный выход 24 блока 2 памяти,,вход 25 элемента НЕ 5, выход 26элемента НЕ, вход 27 элемента 4 задержки, выход 28 второго элемента И 7, информационный вход 29 блока 2 памяти, выход 30 первого эле 35мента И 6,Устройство работает следующим образом.Перед началом работы первое информационное сечение (ИС 1),...

Номер патента: 1211712

Опубликовано: 15.02.1986

Автор: Ледовской

МПК: G06F 7/64

Метки: задач, интегратор, краевых, решения, цифровой

...Функции, сумматора 4 остатка, первого 5 и второго 6 сумматоров выходных приращений, регистра 7 подынтегральной функции Е, , регистра 8 остатка интеграла, первого 9 и второго 10 регистр В выходных вариаций, первого 25 11, второго 12 и третьего 13 блоков умножения, коммутатора 14, блоков элементов И 15, 16, элемента задерж-, ки (на один такт) 17, входных шин 18-23 приращений и вариаций подын- ЗО тегральной функции и выходных шин 24, 25, 26 приращения интеграла и вариаций интеграла.Коммутатор 14 (фиг.2) сОстоит из элементов И 27, 28, элемента НЕ 29, входной шины 30 неквантовой суммы Ч х + О( Чь х )ВыхОДных нын 31 р 32 квантованного приращения .Ч х; и остатка О( Чх; ) соответстленчо и шины 33 потенциала выделения прира щенияе Блок...

Номер патента: 1215120

Опубликовано: 28.02.1986

Автор: Анишин

МПК: G06F 7/64, G06F 7/70

Метки: интегратор, стохастический

...9-1 соответственно равны между собой и сос О тавляют полную группу событий Р(1)+ Р(0)= 1. Осюда следует, что Р, 1) = Р,(0) = 0,5. Кроме того, при выполнении условия Яр ) 10 си обеспечивается независимость состояния 15 первого разряда счетчика 5 в тактовые моменты: О, 1, 2 20 Последовательность импульсов свероятностью Р ( 1)= 0,5 их появле-,ния в тактовые моменты 1 И(фиг.31)поступает на вход первого элементаИ группы 10. Идентичная случайнаяпоследовательность импульсов (фиг.3)поступает на информационные входыЭэлементов И 8 и ЗАПРЕТ 9 второгоблока 7 формирования.Работа второго блока 7 формирования аналогична работе первогоблока 7,Управляющим сигналом второго блока 7 является двоичный сигнал(фиг,3 е) с выхода второго разрядасчетчика 5....

Номер патента: 1233147

Опубликовано: 23.05.1986

Авторы: Ашман, Браво

МПК: G06F 7/64

Метки: варианты, его, интегрирующее

...реализуют импульсный выход с частотой, пропорциональной срецнему значению Х (с) . В ряде случаев оказыва 5 Оется достаточным более простое ограничение по максимальному значениюХ)с,ксь которое не меняется в течение всего процесса работы устройства, Величина с =) при этом является постоянной. Последнее условие применимо в навигационных вычислителях подвижных объектов, где значение Х и )определяются максималь)ИД КСной скоростью движения этих объектов11и являются таким образом сменнымиконстантами вычислителя, Переход отоцного значения )к другому приустановке вычислителя на различныхобъектах осуществляется простой коммутацией.Практически все способы основанына транспозиции и образовании вариационного ряца и отличаются лищь...

Номер патента: 1251072

Опубликовано: 15.08.1986

Авторы: Иваненко, Криворучко, Секачев

МПК: G06F 7/64

Метки: одноразрядных, приращений, суммирования

...приращения равно единице, то на выходе 1-го элемента И 9 группы элементов И положительных приращений в момент времени, соответствующий масштабному импульсу -го одноразрядного приращения, появляется импульс длиной в один такт, т,е. положительное значение -го одноразрядного приращения подынтегральной функции приводится к масштабу подынтегральной функции и переведено в последовательный код. Суммирование последовательных кодов положительных значений одноразрядных приращений осуществляется параллельно-последовательным сумматором, состоящим из одноразрядных сумматоров 11 первой группы и элементов задержки 12 первой группы. С выхода суммы последнего (ш)-го одноразрядного сумматора 11 первой группы получившийся последовательный код...

Номер патента: 1257641

Опубликовано: 15.09.1986

Авторы: Богачева, Гузик, Криворучко

МПК: G06F 7/64

Метки: вычислительной, интегрирующей, модуль, структуры

...между модулями осуществляется по двум каналам - положительному и отрицательному. Выходные элементы И 19 и 20 модулей выполняются по схеме с открытым коллектором, что позволяет простым объединением их выводов реализовывать Функцию "Монтажное ИЛИ 1, Схема соединения процессоров между собой представлена на фиг. 8, на которой два выхода у. каждого модуля - это выход 29 положительных приращений и выход 30 отрицательных приращений модуля (показаны лишь входы и выходы, обеспечивающие связь модулей между собой, а все остальные входы, обеспечивающие связь процессоров с другими устройствами ИВС, опущены),фКак видно из фиг. 8, выход 29 по - ложительных приращений каждого модуля через Монтажное ИЛИ, объединяющее погруппно по и модулей вруппе,7 125...

Номер патента: 1260952

Опубликовано: 30.09.1986

Автор: Федоров

МПК: G06F 7/64

Метки: дифференцирования, сигналов, частотно-импульсных

...частотой, изменяющейся по закону 5Г х Г= --- сов (о 1 г - агс 1 я х), (4) ,6.х(5) Сумматор 2 используется для формирования сигнала с частотой, равнойсумме частоты входного дифференцируемого сигнала и выходной частотыпреобразователяДелитель 3 частоты осуществляетделение выходной частоты сумматора 2на коэффициент деления 2. С помощьюблока вычитания 9 образуется разностьчастот. которая принимается за искоЛдмую оценку Г (г) величины второйпроизводной Г (г) Г(г.) = Г + Г в 1 по 1 г,2-агсг 8 (Зх/(1-2 х)Ц / (+4 х)(1+х). Таким образом, устройство производит двухкратное дифференцирование 40с амплитудной"-5 х/2 и фазовойа М й Зх погрешностями,(2) из обре те ния ф ор мула 45Устройство для дифференцированиячастотно-импульсных сигналон, содержащее...

Номер патента: 1264170

Опубликовано: 15.10.1986

Авторы: Боюн, Козлов, Попов

МПК: G06F 7/64, G06G 7/18

Метки: дифференцирующее

...поступают: положительч 45ные - на информационный вход регистра 2 сдвига и на первый информационный вход коммутатора 4; отрицательные - на информационный вход регистра 3 сдвига и на второй информационный вход коммутатора 5.В течение первых В тактов тактирующей серии импульсов (И - разрядность регистров 2 и 3. сдвига) на выходах регистров 2 и 3 сдвига и соответственно на первом информационномвходе коммутатора 5 и втором информационном входе коммутатора 4 - нулевые значения. При этом на каждом такте тактирующей серии импульсов положительные или отрицательные приращения проходят соответственно на суммирующий и нычитающий входы ренерсивного счетчика 6. Начиная с 3+1 такта тактирующей серии импуль сов на выходах регистров 2 и 3 сдвига...

Номер патента: 1267411

Опубликовано: 30.10.1986

Авторы: Гридина, Трохин, Чернин

МПК: G06F 7/64, G06G 7/18

Метки: дифференцирования, сигналов, частотно-импульсных

...число импульсов и включитдосчет" до равенн ства пгр = пьр . При этом импульсыц н"досчета поступят одновременно в счетчик 29, где запишется значение йп. Так как после отсчета трех интервалов с, счетчик 16 возвращается=п, ;(6) 30 35 в нулевое состояние, то весь рассмотренный цикл работы, включающий три интервала, повторится. Поэтому в конце каждого интервала измерений устройИ х) ство выдает значение -- - -- в5с 1виде кода на выходе регистра 20 и соответствующее напряжение на выходе преобразователя 21,Рассмотренные особенности работы . 10 показывают, что где ь(Й, -Е ) - изменение разности частот Й, и Е на двух интервалах измерений.Если, например, выбрать С, = 1, то Ап будет равно разности частот в герцах, а величина производной д(Е, -Е )...

Номер патента: 1280623

Опубликовано: 30.12.1986

Авторы: Жаботинский, Малышев

МПК: G06F 7/64

Метки: дифференцирующее

...на точках О, 1, , и.Поэтому многочлен Р(х) степени ш и,который дает наилучшее среднеквадратическое приближение функции, принимающей в точках О,. 1, , и значения у , у .у , имеет вид: Р(х)= ) С.Р (х),пО где к о Отсюда следует, что(3)Р. (и) Пусть шаг квантования поту ( Функции Г(Т) равен 11, ФГ) в точках (., =-и, (, =-(ипринимает значения у=Е(-п 1, у =:(".(-(и - 1)Ь) уПоэтому из выражения (1) имеемдующую Формулу численного диффецирования: арг унк ененБ этой Форпояьляется из нт Ьы пер знць(. -и +Ь и сьодит з адачу численно я к стандартно цирован ек О, 1 му на и е степ ш=2 ини сгл ваюер, приочлена количества тою Формулу припроизводной имеем следую о вычислени Ф)орядк которая диффере бору тоНапр щего мн чек п=3 ближенн-0,65 Ь Г,.;...

Номер патента: 1290311

Опубликовано: 15.02.1987

Авторы: Верлань, Коваленко, Максимович

МПК: G06F 15/32, G06F 7/64

Метки: вольтерры, интегральных, линейных, решения, уравнений

...представляющее собой весовую 30функцию преобразователя;С - время. После проведения эквивалентныхалгебраических преобразований (4)имеет вид, х(г)= - (у(г)-угу(г (5)Применим к (5) обратное г-преобразование:хл= (Ул УУп.г ) з (6)где х =х(пЬ);у =у(пЬ) 3у =уЪ (п)1 .Соотношение 6 описывает алгоритм функционирования устройства.Устройство работает следующим образом.Перед началом работы устройства в регистр 1 заносится величина в, вЬ регистр 2- величина у=ехр(- ), в регистр 7 - величина у(0),Рассмотрим 1 -й цикл работы устройства, который начинается по поступлении сигнала "Запуск" на соответствующий вход блока 9 синхронизации В первом такте по сигналу управления с выхода 11 блока 9 синхронизации осуще -вляется операция приема кода в регистр...

Номер патента: 1293728

Опубликовано: 28.02.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/64

Метки: дифференцирования, умножения

...необходимо произвести умножение числа 1/РХ, или 1/РХ, или1/2 РХ. С этой целью перед дифференцированием определяются кратные указанных величин и заносятся в блок 4регистров. Занесение осуществляетсяподачей адреса на входы адреса записи, сигнала записи на вход разрешения,записи и записываемой величинына вход 10. Соотношения между адресоми величиной, записанной в регистр,дано в таблице.1293728 ВНИИПИ Заказ 387/53 Тираж 673 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 и вызнать содержимое соответствующего регистра. С этой целью сумма цифр, поступающих на входы блока 3, на выходе его кодируется в форме адреса регистра, т.е. если сумма равна (-4), то на выходе имеется 000, если (-3), то - 001 и т,д.Подачей сигнала на вход...

Номер патента: 1302276

Опубликовано: 07.04.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/64

Метки: матричное, производных, решения, уравнений, частных

...пять тактов старший разряд Ц к поступает на блок 2 г,куда на другйе входы поступают. величины с сумматора 3 соседних ячеек.Аналогично через пять тактов формируется величина Ц на выходе суммаггктора 3 и т.д. до последнего блока2 ш и сумматора Зш, где формируетсявеличина Ц. Если ш итерации недостаточно, то полученное значение можновновь запускать на первый блок 2 прииусловии, что ш - , в противном случае необходимо полученное на выходезначение 11задержать до прохождения всех и разрядов через блок 2и сумматор 31, При достижении требуемого числа итерации вычисления заканчиваются,На фиг. 2 приведена схема дифференцирующего устройства и сумматора,работающих в избыточной системесчисления,Блок 2 работает следующим образом,Узлы памяти таблицы...

Номер патента: 1304020

Опубликовано: 15.04.1987

Авторы: Боюн, Козлов, Попов

МПК: G06F 7/64, G06G 7/18

Метки: дифференцирующее

...приращения поступают через элементрежиме. 3 13040 ИСКЛЮЧАЮЩЕЕ ИЛИ 8 и элемент И 6 на вычитающий вход первого разряда реверсивного счетчика 12. Начиная с (И+1)-го такта работы устройства, на выходах регистров 2, 3 сдвига появля ются задержанные на И тактов приращения.Рассмотрим ситуации, которые возможны на каждом такте пТ работы устройства после первых М тактов, т.е. 10 после выхода устройства на режим слежения.Приращения поступают на счетные 15 входы первого разряда реверсивного счетчика 12 рассмотренным способом.Положительное приращение М с+1 выхода преобразователя 1 проходит чеО рез элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9 и поступает на второй вход элемента И 7, на первом входе которого потенциал, запрещающий прохождение приращений на...

Номер патента: 1314340

Опубликовано: 30.05.1987

Авторы: Бакуменко, Жига, Лисник, Стасюк

МПК: G06F 7/64

Метки: интегрирования, функций

...приближений, На выходе последнего третьего блока вычисления приближений и соответственно на выходе 7 устройства формируется конечный результат 2(Г) = 2 (Е). Формула изобретения Устройство для интегрирования функций, содержащее первый сумматор первой группы и первый сумматор второй группы, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия устройства, в него введены с второго по и-й сумматоры первой группы, где и - разрядность представления приращения интегрируемой функции с второго по и-й сумматоры второй группы и и блоков вычисления приближений, входы начального приближения искомого значения устройства подключены к информационным входам первой группы первого блока вычисления приближений, выходы 1-го блока вычисления...

Номер патента: 1330629

Опубликовано: 15.08.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/64, G06J 1/02

Метки: избыточном, коде, последовательном, чисел

...16, где происходит сложение старших разрядов функции Г;, и приращения рГ,.1В блоке 17 записана таблица перемножения цифр в избыточной четверичной системе счисления. Полученное произведение имеет два разряда. Старший рязряд поступает непосредственно на блок 21, а второй разряд через элементы задержки 18, 19 и 20. В блок 21 записана таблица слоения трех цифр. Третья цифра есть цифра остатка, поступающего иэ регистра 26. Ре" зультат сложения трех цифр есть двухраэрядная сумма, старший разряд которого поступает на сумматор 25 непосредственно, а мпадший разряд через элементы задержки 22, 23 и 24. В сумматоре 25 происходит сложение старшего текущего разряда и младшего предыдущего ряэряда. Полученный самый старший разряд является разрядом...

Номер патента: 1330630

Опубликовано: 15.08.1987

Автор: Курченко

МПК: G06F 7/64

Метки: двух, сравнения, частот

...5 установится код 11-111, а импульс с его выхода заема переведет0-триггер 7 в противоположное (единичное ) состояние, После вычитания десятого импульса на выходах реверсивного счетчика 5 появится инверсныйдвоичный код 11-1011 десятичногочисла четыре, а на выходах группы 6элементов ИСКЛЮЧАКЩЕЕ ИЛИ - прямойдвоичный код 00-0100, Иэ-за неравенства кодов на первой и второйгруппах входов блока 8 сравненияна его выходе смены уровня выходногосигнала не произойдет,Пусть на первую входную шину 2поступило пятнадцать импульсов, После суммирования первых пяти импульсов на выходе реверсивного счетчика5 установится двоичный код 00-000,а с его выхода переполнения на первый установочный вход 0-триггера 7поступит импульс, который переведетего в...

Номер патента: 1334145

Опубликовано: 30.08.1987

Авторы: Смирнов, Тихомирова

МПК: G06F 7/64

Метки: интегратор, цифровой

...НЕ 3, сумматоры 4 и 5, первый элемент И 6, регистр подынтегральной функции, регистр 8 масштабного коэффициента, ограничитель 9 сдвига подынтегральной функции, ограничитель 10 сдвига масштабного коэффициента, элемент 11 неравнозначности, второй 12 и третий 13 элементы И.Устройство работает следующим образом.При наличии переполнения регистра 2 на выходе элемента 11 неравнозначности вырабатывается сигнал, которьгй разрешает прохождение значений второго знакового разряда (,прямого и инверсного) на выходы элементов И 1,2 и 13. Если значение 2-го знакового разряда принимает единичное значение, то с выхода элемента И 12 поступает сигнал на вход установки "1" первого знакового разряда регистра 2, одновременно этот же сигнал устанавливает все...

Номер патента: 1335994

Опубликовано: 07.09.1987

Автор: Ледовской

МПК: G06F 7/64

Метки: вариаций, воспроизведением, интеграла, интегратор

...2интегрирования происходит следующим образом.В сумматоре 1 приращение подынтегральной функции 71 грскладывается с ее значением гр ; ), поступающим из регистра 2, и ее новое значение грр, записывается втот же регистр. Кроме того, значение грр,поступает в блоки 3 - 5 умножения, где оноумножается на приращение функции интегрирования Ч 71 гри вариации 7 хд 7 уогр,соответственно, Полученные произведения поступают соответственно на сумматоры 6 - 8, Згде они складываются с остатком О (С 7 тгр)поступающим из регистра 12. Образованныепри этом суммы поступают далее в блоки9 - 11, где из них выделяется выходноеприращение т 71 гр;+1 и выходные вариации 40т 7 хоф+, 7 уоф+, соответственно, Одновременно в блоке 9 вырабатывается новыйостаток О (т 7+...

Номер патента: 1335995

Опубликовано: 07.09.1987

Авторы: Жига, Лисник, Стасюк, Трофимов

МПК: G06F 7/64

Метки: дифференцирования, функций

...3 и вычитателей 4 и 5 образуются знак 2 и величины у 1(х 1), уг (х;) второго разряда, поступающие наг г гвыходы 17 о, 171, 17 гВ каждых 1-х сумматоре 1 и сумматорах-вычитателях 2 первой и второй групп по выражению (6) образуются значения 2 о аР 1, 21+граг, 2 1+гЯо(1), поступающие на соответствующие входы )х вычитателей 4 и 5 и сумматора-вычитателя 6. На выходах -го блока 3,)-х вычитателей 4 и 5 сумматоравычитателя 6 по выражению (6) образуются величины 2 Ь;, ео;, е, е а на выходах знаковых разрядов блока 3, вычитателей 4 и 5 - соответственно, знак ; и величины егх;), ух 1 хД 1.го разряда искомого аекго.4ра у(Х 1), поступающие на 1-й выходы 1 о, 71, 11 гНа выходах последних сумматора 1 и сумматоров-вычитателей 2 сформируются знаЧЕНИя...

Номер патента: 1343410

Опубликовано: 07.10.1987

Авторы: Боюн, Козлов, Попов

МПК: G06F 7/64, G06G 7/18

Метки: аналого-цифровой, дифференциатор, инкрементный

...задержки на И тактов с помощью регистра 2 сдвига и после инверсии с помощью элемента НЕ 3.Серия тактовых импульсов с выхода тактового генератора 10 поступает на35 тактирующие входы следящего АЦП 1, регистра 2 сдвига, блока 13 регистров сдвига и через первый вход элемента ИЛИ 7 на тактирующий вход накапливающего сумматора 9, а также на первые управляющие входы коммутаторов 4 и 5. Сигналы на первых управляющих входах коммутаторов разрешают прохождение приращений с второй группы входов на выход коммутатора 5 и разрешают прохождение сигнала знака приращений с первого входа на выход коммутатора 4. Серия задержанных тактовых импуль сов тактового генератора 10 поступает через второй вход элемента ИЛИ 7 на тактирующий вход накапливающего...

Номер патента: 1345192

Опубликовано: 15.10.1987

Авторы: Волощук, Дрозд, Лебедь, Полин, Соколов

МПК: G06F 7/64

Метки: интегрирования, цифрового

...на их входы значений коды остатков этих значений по модулю три и подают полученные коды на входы узлов 10, 11, 8 сравнения. Узлы 10, 11 и 3 сравнивают эти коды с контрольными кодами и в случае их неравенства (по модулю три) вырабатывают сигналы ошибки.Эти сигналы в конце такта записываются в регистры 19 и 15, а также в регистр 18 соответственно, и в следующем такте поступают с выходов указанных регистров на установочные входы триггеров 24, 25, 22 датчиков ошибки, На входы сброса этих триггеров приходят сигналы, поступающие через группу входов 34 блокировки сигналов ошибки устройства. Эти сигналы удерживают триггеры в состоянии "Нет ошибки" до прихода на их установочные входы результатов анализа полезной информации. На фиг, 2 показаны...

Номер патента: 1348826

Опубликовано: 30.10.1987

Авторы: Грязев, Попов, Степанов

МПК: G06F 7/50, G06F 7/64

Метки: двоичных, суммирования, чисел

...45 устройства для суммирования, например, четырехразрядного накапливающего сумматора 2 и регистра 1, когданеобходимо суммировать многократноодин и тот же двоичный код, например,код числа 15. Дпя этого случая полная емкость накапливающего сумматора2 и регистра 1 равна 2 16, а разФность М для коэффициента 1 с, выбранного в соответствии с указанным ранееусловием, т.е. 1=1, составляет М ==(2 -10 )=6.Если начальные условия таковы,что в регистре 1 постоянно находитсядвоичный код числа 15, а накапливаю5 10 15 20 25 30 35 40 45 50 55 щий сумматор 2 обнулен, то при поступлении первого сигнала на вход 4 код числа 15 будет записан в накапливающий сумматор 2. При поступлении второго сигнала на вход 4 будет осуществляться суммирование кода...

Номер патента: 1357956

Опубликовано: 07.12.1987

Авторы: Дрейзис, Ободник, Петух, Романюк

МПК: G06F 7/64

Метки: интегратор, переноса, последовательного, цифровой

...3, с параллельной формы 30в последовательную и добавлением вопределенные тактовые моменты времени импульсов-вставок, формируемыхдвоичным умножителем,Рассмотрим более подробно работуинтегратора на числовом примере.Пусть разрядность предлагаемого цифрового интегратора равна пяти, те,М = 5. Следовательно, за 2тактовинтегратор должен сформировать числоимпульсов, равное управляющему коду,подаваемому на вход 11 и хранящемусяв регистре 1Например, если на вход11 поступает управляющий код, равный13, то за 32 такта предлагаемый интегратор должен сформировать тринадцать. импульсов на выходе 12,13 р = 01101 Младшие три разряда управляющегокода равны 101, т,е, пяти. Это означает, что указанные разряды принимают З 5 участие в формировании пяти...

Номер патента: 1365081

Опубликовано: 07.01.1988

Автор: Денисьев

МПК: G06F 7/64

Метки: интегратор, цифровой

...двоичного счетчика 10 с коэффициентом пересчета, равным 3. Знак получаемых приращений определяется кривизной (выпуклостью или вогнутостью) подынтегральной функции интегратора. Структура интегратора (фиг. 1) характеризуется тем, что все разряды подынтегральной функции (реализуемой в накапливающем сумматоре 1) делятся на р старших и и-р младших. За интервал времени за=2 приращение интеграРла от старших разрядов подынтеграль/-1да содержит целое число квантов, а значение старших разрядов накапливающего сумматора 1 представляют собой основную часть приращений интеграла, 4 О Уточнение приращения интеграла производится эа счет суммирования и последующего квантования всех поправок в сумматоре 3, сигнал переноса с которого и являются...

Номер патента: 1424017

Опубликовано: 15.09.1988

Авторы: Абдусатаров, Акбаров, Верлань, Каримов, Мансуров, Шакамалов

МПК: G06F 7/64

Метки: вычисления, интегральных, нелинейных, операторов

...(Т,) 1, поступающей с блока 11,В результате получаем значение произведения Ь з Р ф(г.,), а значенияпеременных С = 0 и С = 0 черезоткрытые управляющим сигналомЬс первого выхода первого блока 4сравнения второй 6 и третий 7 блокиэлементов И проходят на, блок 8, врезультате чего в нем вычисляетсязначение ядра Е(1, С,), Одновременно управляющий сигнал С = Т;(11) поступает на вход элемента 19задержки, на пину сброса третьегонакапливающего сумматора, на первыевходы первого 17 и второго 21 коммутаторов и открывает первый блок 2элементов И, в результате чего напервом накапливающем сумматоре 3 вычисляется г. = с = 1, + Ь = Ь.В третьем такте в первом блоке 4сравнения выполняется сравнениеС = Т с Ь, во втором блоке 13 сравнения - с с С, в блоке 11...

Номер патента: 1446619

Опубликовано: 23.12.1988

Авторы: Абдусатаров, Акбаров, Верлань, Каримов, Мансуров, Шакамалов

МПК: G06F 7/64

Метки: интегральных, решения, уравнений

...функциональных возможностей за счет решения уравнений со слабосингулярнымядром, в него введены регистр верхней границы интегрирования, два блока сравнения, семь блоков элементов 5 10И, второй и третий накапливающие сумматоры, два элемента ИЛИ, блок элементов ИЛИ, блок памяти, элемент И, элемент задержки, второй блок эле 15 ментов НЕ, блок возведения в степень, регистры первого, второго и третьего параметров, блок вычисления обратнойвеличины, второй уиножитель, блокделения и три комбинационных сумматора, причем выходы регистра величины шага соединены с информационнымивходами первого блока элементов И,20 выходы которого подключены к информационным входам первого накапливающего сумматора, выходы которого соедииены с информационными...

Номер патента: 1462305

Опубликовано: 28.02.1989

Авторы: Гузик, Золотовский, Коробков, Мальгинов

МПК: G06F 7/64

Метки: дифференцирования

...поступаю щему на тактовый вход устройства от внешнего генератора, коэффициенты 11, -Б 4 записываются в регистры 16-19 соответственно. В третьем такте величина коэффициента 6 с выхода регист ра 18 подается на входы сумматора 22, причем на один из них - со сдвигом вправо на один разряд (деленная на два) и на сумматоре 22 происходит вычисление спектрального коэффил лциента Б = 1,5 П, одновременно с этим на сумматоре 21 осуществляется слежение величин с выхода регистра 17 и сдвинутой влево на один разряд (умноженной на.два) величины с выхо- З 0 да регистра 19, что дает спектральЛ л Л ный коэффициент 11 = 0 + 211 двоич 4ный.код котброго поступает на второй вход сумматора 20, при этом на ,первом входе сумматора уже улстанов 35 лена...

Номер патента: 1478214

Опубликовано: 07.05.1989

Авторы: Бухтияров, Ледовских

МПК: G06F 7/64

Метки: интегратор, цифровой

...они 30подаются на суммирующий вход реверсивного счетчика 7 через элемент И 9,а на вычитающий вход - после задержки на и тактов в элементе 5эпдержки через элемент И 6. ЭлементИ-НЕ 8 управляет работой элементовИ 6 и 9. Если на входах действуютодинаковые символы, то показаниясчетчика 7 не изменяются, в противном случае они соответственно увеличиваются или уменьшаются на единицув зависимости от того, на входе какого из элементов И, второго 9 илипервого 6, действует сигнал логической "1". В результате этого в 45начетчике 7 осуществляется скользящее суммирование п символов определенного разряда, действующих насоседних тактовых интервалах времени. Получающиеся на выходах счетчиков 7 двоичные К-разрядные числа/К Ъ 1 о 8 п/ складываются в...