Аналого-цифровой инкрементный дифференциатор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК Оао 4341 7/64 7/1 КЕГОВЯЩу .,: ,13 ЬКИИОТЕИ САНИЕ И ЕНИЯ зло области ехники. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССРпо заявке Р 3769358/24,кл. С Об:Р 7/64, С 06 6 7/18, 1984Авторское свидетельство СССРпо заявке Р 3773077/24;кл. С 06 Р 7/64, С 06 С 7/18, 1984Авторское свидетельство СССРпо заявке Р 3741036/24,кл. С Об Р 7/64, С 06 С 7/18, 1984(57) Изобретение относится кавтоматики и вычислительной т Аналого-цифровой инкрементный диффе.ренциатор содержит следящий аналогоцифровой преобразователь, регистр сдвига, элемент НЕ, первый и второй коммутаторы, дешифратор, управляемый формирователь образного кода, элемент ИЛИ, накапливающий сумматор и тактовый генератор. Расширение частотного диапазона обрабатываемых сигналов достигается на основе использования следящего алгоритма вычисления производной входного сигнала, представляемого приращениями, кодированными по показательному закону, В про., цессе работы дифференциатора в накапливающим сумматоре код производной формируется "как алгебраическая сумма приращений входного сигнала за определенный интервал времени, вычисляемая на основе соответствующей рекуррентной процедуры. 1 з.п. ф-лы, 2 илИзобретение относится к автоматике и вычислительной технике, предназначено для получения цифрового значения производной входного аналогово 5 го сигнала в следящем режиме и может быть использовано, в частности, при построении цифровых измерительных, управляющих устройств, работающих в реальном масштабе времени.Цель изобретения - расширение частотного диапазона обрабатываемых сиг налов.На фиг. изображена блок-схема аналого-цифрового инкрементного дифференциатора на фиг.2 - схема следящего аналого-циФрового преобразователя (АЦП) .Дифференциатор содержит следящий АЦП 1, регистр 2 сдвига, элемент НЕ 20 3, первый коммутатор 4 (коммутатор знака), второй коммутатор 5 (коммутатор приращений), дешифратор 6, элемент ИЛИ 7, управляемый формирователь 8 обратного кода, накапливающий сумматор 9, тактовый генератор 10, аналоговый вход 11, вход 12 начальной установки и блок 13 регистров сдвига.АЦП 1 содержит вычитающий узел 14, нуль-орган 15, блок 16 пороговых эле ментов, приоритетный блок 17, накапливающий сумматор 18, цифроаналоговый преобразователь (ЦАП) 19, шифратор 20, установочный вход 21, тактирующий вход 22, выход 23 знака приращения, выходы 24 разрядов двоичного кода приращения.В дифференциаторе реализован следящий алгоритм вычисления производной входного сигнала, представляемого 40 приращениями, кодированными . по показательному закону, что обеспечивает расширение частотного диапазона обрабатываемых сигналовЦифровое значение производной в 45 следящем режиме определяется как алгебраическая сумма приращений входного сигнала за определенный интервал времени ИТ50где у, - приращение на 1-м такте ра"1боты устройства,и М, И+1, И+2,55М = сопя - разрядность регистров в группе регистровсдвига;Т - период тактовых импульсов,Для момента времени (и + 1) Т можнозаписать Пь о+1 ь-юТаким образом получена рекуррентная процедура. Результат представленв дополнительном коде, поэтому+, =Р,- приращения соответственно в прямом, обратном и дополнительном кодах, г - разрядностьнакапливающего сумматора.Дифференциатор работает следующимобразом.Сигналом на входе 12 производитсяустановка в О" накапливающего сумматора 18 следящего АЦП 1, регистра 2сдвига, блока 13 регистров сдвига инакапливающего сумматора 9. Входнойаналоговый сигнал преобразуется следящим АЦП 1 в последовательность шифрованных (с целью минимизации оборудования) приращений.Преобразование в следящем АЦП 1 (Фиг.2) происходит следующим образом,Вычитающий узел 14 вырабатывает сигнал, равный разности входного аналогового сигнала и сигнала от ЦАП .19. Сигнал разности с выхода узла 14 поступает на вход нуль-органа 15, где определяется его знак, а также на входы всех пороговых элементов блока 16, которые настроены на пороги срабатывания например по показаУ Утельному закону: 1, 2, 4, 8,2 условных единиц, где г - разрядность АЦП 1.Приоритетный блок 17 определяет старший сработавший разряд и передает на свой выход удвоенное значение. Таким образом, на выходе приоритетного блока 17 - приращение в .позиционном коде: один разряд "1", остальные 0. Приращение с выхода приори-. тетного блока 17 поступает на входы накапливающего сумматора 18 и на шифратор 20, который шифрует номер "единичного" разряда приращения по двоичному закону. Эта величина передается на выходы 24 следящего АЦП 1. Сиг 1343410нал знака с выхода нуль-органа 15 поступает на выход 23 знака приращений следящего АЦП 1, а также поступает на вход управления знаком суммирования накапливающего сумматора 18,5 настраивая его на режим сложения или вычитания очередного приращения. Цифровое значение с выхода накапливающего сумматора 18 поступает на входы 1 О ЦАП 19, который преобразует его в аналоговый сигнал обратной связи.Последовательность шифрованных приращений с выходов 24 следящего АЦП 1 поступает на втоРУю гРУппУ вхо дов коммутатора 5 (фиг.1), на первую группу входов которого поступают задержанные на И тактов с помощью блока регистров сдвига приращения. Блок регистров сдвига состоит из ш регист О ров сдвига, разрядность каждого из которых равна И, с объединенными цепями тактирования и установки (ш - количество разрядов выходов 24 следя. щего АЦП 1) . 25Сигнал знака приращения поступает на первый вход коммутатора 5 непосредственно с выхода 23 знака приращения следящего АЦП 1, а на второй вход коммутатора 5 - после задержки на И тактов с помощью регистра 2 сдвига и после инверсии с помощью элемента НЕ 3.Серия тактовых импульсов с выхода тактового генератора 10 поступает на35 тактирующие входы следящего АЦП 1, регистра 2 сдвига, блока 13 регистров сдвига и через первый вход элемента ИЛИ 7 на тактирующий вход накапливающего сумматора 9, а также на первые управляющие входы коммутаторов 4 и 5. Сигналы на первых управляющих входах коммутаторов разрешают прохождение приращений с второй группы входов на выход коммутатора 5 и разрешают прохождение сигнала знака приращений с первого входа на выход коммутатора 4. Серия задержанных тактовых импуль сов тактового генератора 10 поступает через второй вход элемента ИЛИ 7 на тактирующий вход накапливающего сумматора 9, а также на вторые управляющие входы коммутаторов 4 и 5, разрешая прохождение задержанных приращений через первую группу входов на выход коммутатора 5 и прохождение инвертированного сигнала знака задержанных приращений через второй вход на выход коммутатора 4.С выхода коммутатора 5 приращения после дешифрации дешифратором 6 поступают в прямом коде на вход формирователя 8. Если на выходе коммутатора 4 присутствует сигнал "1" (отрицательное приращение), формирователь 8 . преобразует прямой код приращения в обратный код и во время суммирования в накапливающем сумматоре 9 сигнал с выхода коммутатора 4 поступает на вход переноса первого разряда накапливающего сумматора 9. Таким образом, к содержимому накапливающего сумматора 9 добавляется отрицательное приращение, преобразованное в дополнительный код.Если на выходе коммутатора 4 сигнал 0 (положительное приращение), приращение с выхода дешифратора 6 передается. в накапливающий сумматор 9 без изменений. Таким образом, на каждом такте серии тактовых импульсов приращение с выхода следящего АЦП 1 добавляется к содержимому накапливающего сумматора 9 без изменения знака приращения, а на каждом такте задержанной серии тактовых импульсов задержанное на В тактов приращение добавляется к содержимому накапливающего сумматора 9 с обратным знаком.В течение первых М тактов работына выходах блока 13 регистров сдвиганулевые значения и в накапливающемсумматоре 9 происходит алгебраическоесуммирование приращений, поступающихс выходов следящего АЦП 1 без задержки. После (И+1) такта работы, т.е.после выхода на режим слежения, со-.держимое накапливающего сумматора 9на каждом такте задержанной сериитактовых импульсов определяется какцифровое значение производной входного аналогового сигнала.Результат преобразования (содержимое накапливающего сумматора 9)представлен в дополнительном коде,старший разряд - знаковый,Рассмотренный дифференциатор позволяет расширить частотный диапазон (поднять его.верхнюю границу) обрабатываемых сигналов примерно в 2 разй (р - количество пороговых элементов в .следящем АЦП 1) .Формула изобретения 1, Аналого-цифровой инкрементный дифференциатор, содержащий следящий5 аналого-цифровой преобразователь, подключенный информационным входом к аналоговому входу дифференциатора, установочным входом - к входу начальной установки дифференциатора и уста новочному входу регистра сцвига, тактирующим входом - к первому выходу тактового генератора и тактирующему входу регистра сдвига, а выходом знака приращения - к информационному входу регистра сдвига и первому информационному входу первого коммутатора, соединенного вторым информационным входом через элемент НЕ с выходом регистра сдвига, а управляющими входами - с первым и вторым выходами тактового генератора, о т л и ч а ющ и й с я тем, что, с целью расширения частотного диапазона обрабатываемых сигналов, в него дополнительно введены второй коммутатор, дешифратор, элемент ИЛИ, управляемый формирователь обратного хода, накапливающий сумматор и блок регистров сдвига, подключенных информационными входами к выходам соответствующих разрядов двоичного кода приращения следящего аналого-циФрового преобразователя, установочными входами - к входу начальной установки дифференциатора,35 тактирующими входами - к первому выходу тактового генератора, а выходами - к первой группе информационных входов второго коммутатора, соединенного второй группой информационных входов с выходами разрядов двоичного кода приращения следящего аналогоцифрового преобразователя, управляющими входами - с первым и вторым выходами тактового генератора, а выхо дами - с входами дешифратора, выходы которого подключены к информационным входам управляемого Формирователя обратного кода, соединенного управляющим входом с выходом первого коммутатора и входом переноса первого разряда накапливающего сумматора, а выходами - с информационными входами накапливающего сумматора, подключенногоустановочным входом к входу начальнойустановки дифференциатора, а тактирующим входом - к выходу элементаИЛИ, соединенного входами с первым ивторым выходами тактового генератора. 2. Дифференциатор по п.1, о т л ич а ю щ и й с я тем, что следящий аналого-цифровой преобразователь содержит блок пороговых элементов, подключенный входами к выходу вычитающего узла, а выходами - к информационным входам приоритетного блока, соединенного тактирующим входом с тактирующим входом следящего аналого-цифрового преобразователя и тактирующими входами накапливающего сумматора и шифратора, а выходами - с информационными входами накапливающего сумматора и входами шифратора, выходы которого являются выходами разрядов двоичного кода приращения следящего аналого-цифрового преобразователя, причем выходы накапливающего сумматора подключены к входам цифроаналогового преобразователя, соединенного выходом с первым входом вычитающего узла, второй вход которого является информационным входом следящего аналого-цифрового преобразователя, а выход подключен к входу нуль-органа, соединенного выходом с выходом знака приращения следящего аналого-цифрового преобразователя и с входом управления знаком суммирования накапливающего сумматора, установочный вход которого является установочным входом следящего аналого-цифрового преобразователя.1343410 Риг. Фиг. Составитель С.КазиновТехред Л.Сердюкова Корректор М. Максимиши дактор П.Гереш оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,каз 4824/49 Тираж 672 ВНИИПИ Государственно по делам изобретении 113035, Москва, Ж, РаПодписнокомитета СССРи открытийская наб., д. 4/5 23 ге