G06F 7/64 — цифровые дифференциальные анализаторы, т.е. вычислительные устройства для дифференцирования, интегрирования или решения дифференциальных и интегральных уравнений с помощью импульсов, представляющих приращения; другие инкрементные вычислительные устройства для решения различных уравнений

Номер патента: 922739

Опубликовано: 23.04.1982

Автор: Редин

МПК: G06F 7/64

Метки: дифференцирующее

....работы отрицательными приращениями аргумента и игнорирование знака второй производной на отдельных участках изменения функции.Наиболее близким к изобретению по технической сущности является устройство, содержащее интегратор, входом приращений аргумента подключенный к первому входу устройства,инверсным входом приращении функциисоединенный с. выходом устройства иследящего интегратора, входом приращений аргумента соединенного стретьим входом устройства, а входомприращений функции соединенного с выходом сумматора, первым и вторымвходом соединенного с выходом интегратора и вторым входом устройствасоответственно 1 21,Недостатком данного устройства является невозможность функционирования по назначению при отрицательныхприращениях...

Номер патента: 928351

Опубликовано: 15.05.1982

Авторы: Береговенко, Пухов, Ушаков, Федотов

МПК: G06F 7/64

Метки: интегратор, цифровой

...те" кущих значений интегрируемой функции, стробирующую группу элементов 5 И, генератор 6 импульсов, элементы Й 7 и 8, входы 9-9 п устройства, выходы 101-101. устройства, вход 11 задания нацальных значений интеграЪа, входы 121-12 задания интерполяционных коэффициентов, умножители 13-15, сумматор 16, регистры 17,18-18 п, элементы И 19-19 п.Блок 1 представляет собой п-входо.вой комбинационный сумматор, способный осуществлять алгебраическоесуммирование.40Блок 2 содержит умножители 1315 для образования произведений текущих значений входной функции наинтерполяционные коэффиценты. Числотаких умножителей всегда равно сте" 45пени применяемого в интеграторе интерполяционногб полинома и, значит, зависит от желаемой точностиполучения...

Номер патента: 932492

Опубликовано: 30.05.1982

Авторы: Масленков, Хиценко

МПК: G06F 7/64

Метки: дифференцирующее, цифровое

...Выходы сумматоров 6 и 7 с соответствующим взаимным сдвигом на одинразряд подаются на входы сумматора 8,на .выходе которого образуется сумма,соответствующая величине производной,для сигнала, выборка которого находитсяв регистре 3. аПроизводная определяется по нескольким выборкам, что позволяет достичь высокого быстродействия. Вместе с тем помехи не вызывают существенного изменения величины производной за счет интегрального ее определения,формула изобретенияЦифровое дифференцирующее устройство,содержащее первый, второй регистры, первый сумматор, причем информационныйвход устройства подключен к входу первого регистра, выход которого соединен свходом второго регистра выход которогоподклкнен к первому информационномувходу первого сумматора,...

Номер патента: 935954

Опубликовано: 15.06.1982

Авторы: Жабин, Козак, Корнейчук, Покаржевский, Скочко, Тарасенко, Швец, Щербина

МПК: G06F 7/64

Метки: вычислительное, дифференциальных, решения, уравнений

...на выхоае сумматров 3, заносятся в реп(стры 4, коцы,сформированные на выхоае сумматора 11заносятся в регистр 12, в блок 6 поцготавливается к приему очереаной цифры.Работа устройства на примере интегр(рования аифференциального урсвня 1 = 1цля адоичной системы счисления с цифрами 1, О, 1, при Уи =11010111, =01иллюстрируется прилагаемой таблицей, гполучен результатУ=1 ЮОООО,Преалагаемое устройство позволяетформировать на выходе разряаы значенияискомой функции в и+1 -ой точке с выаержкой на 0+1 циклов относительно ввца в устройство соответствующих разряаов функции в точке, Это позволяет припосле аовательном соецинении устройствприступить к выполнению очередного шагаинтегрирования не после окончания прецы 30цущего шага, а...

Номер патента: 935955

Опубликовано: 15.06.1982

Авторы: Кашицын, Левин, Логинов, Никифоров, Холкин

МПК: G06F 7/64

Метки: интегратор, цифро-частотный

...( значение в счетчике выражено в десятичном коде). 0,25 0,1250,875-1 Г =-1 0 1,10 Значение подынтегральной Функции у действительно представляется г 5 в дополнительном коде, причем частота Г приращений ЬХ определяется зиачением этого кода как для положительных, так и отрицательных величин у,а знак приращений определяется вы- зо ходами второго и третьего элементов И. Причем для схемы знака подынтегральной Функции не требуется дополнитель" ных тактовТаким образом, в отличие от из" естного циФро-частотного интегратоа предлагаемый интегратор имейт более широкие Функциональные возможности, т.е. позволяет получать знакопеременные значения подынтегральной е функции, представленные в дополнительном двоичном коде. Это упрощает сопряжение его с...

Номер патента: 945865

Опубликовано: 23.07.1982

Авторы: Архипов, Малюк, Терентьева

МПК: G06F 7/64

Метки: интегратор, цифровой

...ин формационный выход 7 интегратора, выход 8 знака.Интегратор работает следуюшим образомаПосле включения производится очист ка счетчика 1. При отсутствии сигналов задания и обратной связи код счетчика 1 МаО, на выходах элемента 2- все нули, Пусть на вход СЛОЖЕНИЕ счетчика 1 подано, например, пять входных импульсов частотой , Счетчик 1 просуммирует это задание, на его выходе установится код И= 5.Подадим теперь на вход ВЫЧИТАНИЕ счетчика 1, например, 10 импульсов35 частотой Еа, После приода первых пяти импульсов на выходах счетчика устаноиггся код, равный О, после прихода шесэ того импульса на выходе ЗАЕМ счетчика 1 появится импульс нулевого уровня, который поступает на первый информационный вход счетчика (младший его разряд) через...

Номер патента: 955051

Опубликовано: 30.08.1982

Автор: Баранов

МПК: G06F 7/64

Метки: вычислитель, интегро-дифференциальный

...генерации на седьмом выходеблока 13 синхронизации управляющегосигнала длительностью в П.тактов, который переключает коммутаторы 22, 24 и27, Одновременно на третьем выходеблока 13 синхронизации вырабатываетсяуправляющий сигнал длительностью 2 итактов, действующий на коммутатор 20,а на четвертом выходе блока 13 синхронизации вырабатывается уцравляющийсигнал длительностью П тактов, действующий на коммутаторы 1 Ь, 21 и 23.На девятом выходе блока 13 синхронизации в это время формируется управлявший сигнал длительностью в 3 П тактов,который переключает коммутаторы 28и 29,Входная шина 31 подключается коммутаторами 21 и 22 ко входу регистра 3сдвига и коммутатором 24 - ко входурегистра 7 сдвига, выход которого подключается коммутаторами 20 и...

Номер патента: 955052

Опубликовано: 30.08.1982

Автор: Веревкин

МПК: G06F 7/64

Метки: дифференцирующее, цифровое

...(1) примет вид при Рь) - =сопМС Кт х+Кт) - ,Кв 10 = я) - ), - "Г 1 цх 1 т)н-т)чих т 12(хт 11,10 ТНа чертеже представлена функциональная схема устройства.Устройство содержит регистр 1, реверсивный счетчик 2, блок 3 управления,который содержит формирователь 4 импульсов, элемент 5 задержки, элементыИ 6 и 7, элементы ИЛИ 8 и 9 и регистр 10 сдвига.Предлагаемое устройство работаетследующим образом,При необходимости простого счетапсла входных импульсов в четвертый8082 4 разряд сдвигового регистра 10 устанавливается единица, а вход управлениясдвигом отключается, Счетчик обнулен.Входные импульсы через формирователь4 и элемент И 7 поступают на входсчетчика. Опрос его содержимого осуществляется по команде от ЭВМ,В режиме дифференцирования в...

Номер патента: 960813

Опубликовано: 23.09.1982

Автор: Баранов

МПК: G06F 7/64

Метки: вычислитель, интегро-дифференциальный

...шаг последователь. ного преобразования входной величины Х в выходную У, который выбирается из условия заданной точности, 960813 12Триггер 43 со счетным входом выполняет деление на две частоты выходной последовательности импульсовэлемента 42 задержки. Поэтому натретьем выходе блока 11 синхронизации действует последовательность импульсов частоты й/2 п, которая, всвою очередь, делится делителем 44в и раз. Таким образом, на выходеделителя 44 (четвертый выход блока11 синхронизации) действует последовательность импульсов частотый/2 п , период следования которойопределяет время вычисления наодном шаге,Вычисления начинаются после установки триггера 16 в единичноесостояние импульсом четвертого выхода блока 11 синхронизации. Сигналпрямого выхода...

Номер патента: 991424

Опубликовано: 23.01.1983

Авторы: Биланов, Тихонов

МПК: G06F 7/64

Метки: запуска, интеграторов, цифровых

...импульсов, четвертый выход которого подключен к управляющему входу нуль-органа,Кроме того, в устройство введеныдва дополнительных ключа и запоминающий элемент, причем первый дополнительный ключ подключен параллельноинтегрирующему конденсатору интегратора, второй дополнительный ключ изапоминающий элемент соединенй параллельно и включены между выходом 45третьего ключа и шиной нулевого потенциала, а управляющие входы первого и второго дополнительных ключейсоединены соответственно с четвертымвыходом генератора тактовых импульсов и выходом формирователя короткихимпульсов,На фиг, 1 изображена функциональная схема устройства формированиязапуска цифровых интеграторов, нафиг. 2 - эпюры напряжений в характерных точках схемы...

Номер патента: 991425

Опубликовано: 23.01.1983

Автор: Чернухин

МПК: G06F 7/64

Метки: вычисления, дробей, цепных

...Ь 1. На входы 7 постоянных коэффициентов поступают значения Рк, на входы 8 постоянных коэффициентов поступают значения, шина 9 - выходная шина.Выходы интеграторов 3-4 соединены с соответствующими входами сумматора 5. Выход сумматора 5 соединен с входом приращений независимой переменной интегратора 1, выход которого соединен со входом приращений подынтегральной функции интегратора 2. Инверсный выход интегратора 2 соединен с входом приращений независимой переменной интегратора 4, вход подынтегральной функции которого объединен с аналогичным входом интег ратора 1 и подсоединен к.шине 8 постоянных коэффициентов, а входы приращений подынтегральных функций этих интеграторов также объединены и подсоединены к выходу первого интегратора...

Номер патента: 1007105

Опубликовано: 23.03.1983

Автор: Баранов

МПК: G06F 7/64

Метки: вычислитель, интегродифференциальный

...триггера 16 Первый и второйвходы элемента И 26 соответственно соединены с пятым выходом блока 12 син. хронизации и с выходом элемента ИЛИ 29,Выходы второго и третьего бпоков 9и 10 формирования допопнитедьного кодасоединены соответственно с первыми вторым входами сумматора 7 выход которого подкдючен к второмувходусумматора 6; 5Шины 35-39 ввода данных соединенысоответственно с регистрами 1-5, входысинхронизаши которых соединены с шестым выходом блока 12 синхронизации.Выход регистра 2 соединен с вторым вхо дом элемента И 21. Выход регистра 3соединен с вторым входом элемента И 22.Выход эдемента ИЛИ 29 соединен с вторым входом элемента И 26,Выход генератора 40 тактовых сягнв-Идов (фиг. 2) соединен с входом дедитепя41 частоты и с...

Номер патента: 1015392

Опубликовано: 30.04.1983

Автор: Зенцов

МПК: G06F 17/14, G06F 7/64

Метки: временного, вычисления, коэффициентов, процесса, разложения

...сдвига и 2 г сумматоров-вычитателей, вход входного регистра сдвига является входом устройства и подключен к входу вычитаемого вычитателя, выход входного регистра сдвига подключен к входу уменьшаемого аычитателя, выход которого подключен к входу регистра сдвига первой группы и к дополнительному входу устройства, вход и выход первого регистра каждой группы подключены к входам первого сумматора-вычитателя той же группы, вход и выход-го регистра сдвига )-й группы(1:2 .2 - 1;=3п) подключены к входам ( +1)-го сумматора-вычитателя )-й группы, выход суммы первого сумматора-вычитателя (р)-й группы подключен к входу первого ре- гистра сдвига рй группы, выходы суммы и разности М -го сумматора-вычитателя (1-1)-й группы А=2 2 2) подключены...

Номер патента: 1020823

Опубликовано: 30.05.1983

Автор: Баранов

МПК: G06F 7/64

Метки: вычислитель, интегро-дифференциальный

...подключен к прямо- лителя; на фиг. 2 - структурные схемыму выходу четвертого триггера, выход 5 блока знака и блока синхронизации.регистра результата соединен с информа- Интегро-,дифференциальный вычислиционным входом первого блока формирова- тель (фиг, 1) содержит регистр 1 рения дополнительного кода, выход первого зультата, первый регистр 2 промежурегистра промежуточного результата сое- точного резулътата, первый и второйдинен с вторым информационным входом, регистры 3 и 4 коэффициентов соответпервого коммутатора, выход которого под- отвеяно, второй, третий и четвертыйключен к первому входу восьмого элемен- регистры 5-7 промежуточных результата И, второй вход и выход которого сое- тов соответственно, третий регистр 8динены с...

Номер патента: 1027725

Опубликовано: 07.07.1983

Авторы: Берман, Окон, Смирнов, Тихомирова

МПК: G06F 7/64

Метки: интегратор, цифровой

...первыми входами второго сумматора, а выход переполнения - с выходом интегратора, вход управления первого сумматора соединен с.входом приращения независимой переменной интегратора, выходы регистра подынтеграпь. ной функции соединены с вторыми входами первого сумматора, а выходы регист ра масштабного коэффициента соединены с вторыми входами второго сумматора, введены ограничитель сдвига подын. тегральной функции, ограиичитель сдвига масштабного коэффициента, алемент НЕ и элемент И, причем информационный вход : ограничителя сдвига подынтегральной функции соединен с выходом старшего разряда регистра подынтегральной функции,азнаковый вход ограничителя сдвигаг, 35Подынтегральной функции соединен с выходом знакового разряда регистра...

Номер патента: 1035605

Опубликовано: 15.08.1983

Авторы: Вышецкий, Зенкевич, Шубина

МПК: G06F 7/64

Метки: интегратор, цифровой

...- повышение быстродействия интегратора за счет искпючения режима настройки ю его рабочего цикла и снижение аппаратных затрат на его реа пизацию.Указанная цепь достигаетсч тем, что в цифровой интегратор, содержащий блок итераций, группу эпементов И, эпемент ИЕ, элемент задержки, причем выход элемента НЕ через эпемент задержки3 1035 подключен к входу блока итераций, введены счетчик адреса и блок памяти, причем И входов блока памяти соединены со входами интегратора, а и выходов блока памяти соединены с первыми входами эпементов И группы, (И+1)-й выход блока памяти соединен со входом элемента НЕ, выход которого подключен ко вторым входам элементов И группы, выход элемента задержки подключен к (И+1)-му 10 входу бпока памяти, первый выход...

Номер патента: 1042015

Опубликовано: 15.09.1983

Авторы: Гузик, Криворучко, Попова

МПК: G06F 7/64

Метки: интегратор, цифровой

...элемента ИЛИ, выход которого соединен с пятым выходом блока,пятый вход блока соединен с первыми 5входами третьего и пятого элементовИ, шестой вход блока соединен свторым входом четвертого элементаИ и первым входом шестого элементаИ, седьмой вход блока соединен с 10первым вхбдом двенадцатого элементаИ, выход которого соединен с вторьа 4входом четвертого элемента ИЛИ,восьмой вход блока соединен с первЫмвходом девятого элемента И, девятый вход блока соединен с вторымивходами девятого, пятого и шестогоэлементов И, входом первого элемента НЕ, первым и вторым входами элемента ИЛИ-НЕ, выход которого соединен с вторым входом второго элемента И, второй Вход третьего элементаИ подключен к девятому входу блока,десятый вход блока соединен с...

Номер патента: 1080142

Опубликовано: 15.03.1984

Авторы: Аветисов, Золотовский, Коробков

МПК: G06F 7/64

Метки: дифференцирования

...вторым входом второго элемента ИЛИ, выход которого подклю- чеИ ко вторым входам элементов И седьмой группы, выход блока сравнения соединен с входом установки в ноль триггера, второй вход элемента И подключен к тактовому входу устройства, вход запуска устройства соединен со вторыми входами элементов И первой группы, выходы которых соединены с третьими входами элементов ИЛИ первой группы, выходы элементов И третьей группы соединены со вторыми входами элементов ИЛИ второй группыеНа чертеже приведена блок-схема предлагаемого устройства.Устройство содержит входы 1 приращений подынтегральной Функции, первую и вторую группы элементов И 2,3, вход 4 запуска устройства, первый элемент ИЛИ 5, элемент 6 задержки, входы 7 приращений аргумента, блок...

Номер патента: 1089580

Опубликовано: 30.04.1984

Авторы: Горбанев, Скубилин

МПК: G06F 7/64

Метки: интегратор, цифро-частотный

...соединены соответственно с первыми и вторыми входами элементов ИЛИ группы, выходы которых подключены к информационным входам регистра результата, вход обнуления которого соединен с выходом элемента ИЛИ, а выходы являются информационными выходами интегратора, выход знака "-" интегратора подключен к выходу последнего разряда первого счетчика,.выход знака +интегратора подключен к выходу последнего разряда второго счетчика, выход последнего разряда первого счетчика соединен с входом сброса второго счетчика и вторыми входами элементов И второй группы, выход последнего разряда второго счетчика соединен с входом сброса первого счетчика и вторыми входами элементов И первой группы, выходы предпоследних разрядов первого и второго счетчиков...

Номер патента: 1098000

Опубликовано: 15.06.1984

Авторы: Маковик, Михайлов, Муканов, Фризен

МПК: G06F 7/64

Метки: дозирования, задач, решения, число-импульсное

...Такая задача возникаетпри регулировании технологическихпроцессов, например при автоматическом дозировании шихтовых материалов в черной металлургии дляполучения управляющего сигнала, который обеспечивает заданное значение расхода материала, необходимовыделить рассогласование между заданным и действительным значениемрасхода компонента и сложить эторассогласование с величиной, пропорциональной интегралу от него,50причем должна быть предусмотренавозможность изменять коэффициентыпри слагаемых и учитывать знак рассогласования. В данном случае использование известного устройства воз можно только в комплексе с другимиустройствами, что значительно усложняет систему автоматического дозиро25 Гт, поступающей на пятый вход устройства....

Номер патента: 1101821

Опубликовано: 07.07.1984

Автор: Криворучко

МПК: G06F 7/64

Метки: вычислительной, интегрирующей, модуль, структуры

...узел выделения выходных приращений, первый и второй узлы масштабирования, причем первый и второй выходы коммутатора соединены соответственно с входом регистра настройки и входом первого узла масштабирования цифрового интегратора, З 5 а входы коммутатора соединены с ши:ной выбора процессора, шиной начальных данных и шиной сброса, выходы регистра настройки соединены соответственно с входом узла входных комму О таторов и первым входом узла выходных коммутаторов, второй вход которого подключен к выходу узла выделения выходных приращений цифрового интегратора, группа входов узла входных коммутаторов соединена с четырьмя шинами входных приращений, а выходы подключены соответствено к входам второго узла масштабирования и узла...

Номер патента: 1104513

Опубликовано: 23.07.1984

Авторы: Кабанец, Кириллова, Петров, Скорик, Степанов

МПК: G06F 7/64

Метки: дифференциальных, решения, уравнений

...сигналов, к которому адресуется блок 3местного управления, срабатываетдешифратор 104 адреса (фиг. 9), с выхода которого активный сигнал совмест.но с активным сигналом ЗП УВВ поступают на входы элемента И 99. По сигналу с выхода элемента И 99 передаваемая информация с шин 13 записывается в регистр 97 вывода и одновременно через первый выход запроса коммутатора 4 сигнал "Запрос" поступаетв решающий блок 5 (распределитель импульсов). По сигналу "Запрос" решающий блок 5 переходит на подпрограмму чтения информации нз регистра 97 вывода. Для этого решающий блок 5 выставляет на адресных выходах адрес коммутатора 4 управляющих сигналов, которыйпоступает на вход дешифратора 105 ад.реса, а по шине ЧТ УВВ - активныйсигнал. По совокупности...

Номер патента: 1104514

Опубликовано: 23.07.1984

Авторы: Гузик, Евтеев, Криворучко, Секачев

МПК: G06F 7/64

Метки: блок, интегрирующей, решающий, структуры, цифровой

...выходом пятогоэлемента И, а нулевой выход - с третьим входом первого элемента И узла 15масштабирования, второй вход третьего элемента ИЛИ и второй вход четвертого элемента ИЛИ соединены с вхо.дом сброса решающего блока, а вторыевходы третьего, четвертого, пятого 20и шестого элементов И соединены свходом конца итерации решающего блока.На фиг, 1 представлена функциональная схема решающего блока цифровой 25интегрирующей структуры; на фиг. 2 -функциональная схема узла масштабирования; на фиг. 3 - схема коммутатора; на фиг. 4 - схема узла квантования; на фиг, 5 - схема объединениярешающих блоков для вычисления синусно-косинусных преобразований,В состав решающего блока (фиг. 1)входят узел 1 масштабирования, сумматор 2 подынтегральной функции,...

Номер патента: 1108444

Опубликовано: 15.08.1984

Авторы: Боюн, Козлов, Тракай

МПК: G06F 7/64

Метки: интегральных, решения, уравнений, фредгольма

...о сумматоров 3012 адреса, и элементов ИЛИ 13, блок14 сравнения, сумматор 15 нормы невязок, коммутатор 16 знаков невязок,коммутатор 17 старших разрядов, блок18 управления, вход 19 задания численного параметра устройства, вход 20задания точности устройства, вход 21тактовых импульсов устройства, вход22 задания порядка устройства, вход23 начальной установки устройства, щвход 24 запуска устройства, и выходов25 устройства.Блок 18 управления содержит первый 26 и второй 27 триггеры, элементИЛИ 28, счетчик 29, узел 30 сравнения, первый 31 и второй 32 элементыИ, первый 33 и второй 34 элементы задержки.1В устройстве первый выход блока18 управления соединен с управляющимвходом коммутатора 16 знаков невязоки с входами генераторов 1 функций,выходы...

Номер патента: 1108445

Опубликовано: 15.08.1984

Автор: Баранов

МПК: G06F 7/64

Метки: вычислитель, интегро-дифференциальный

...знака и общего преобразования вы числителя, выходы частного преобразования с первого по ь -й порядок вычислителя и выходы знака частных преобразований вычислителя соединенЫ соответственно с выходами элементов И первой и второй групп, вход синхро. низации девятого регистра сдвигаГсоединенс десятым выходом блока синхронизации, одиннадцатый выход которого соединен с входом управления дечятого регистра сдвига, двенадцатый выход блока синхронизации соединен с входом сброса второго сумма тора и третьего Формирователя дополнительного кода, входы элементов И третьей группы соединены с входами задания порядка преобразования вычислителя, а их выходы подключень 1 к входам элемента ИЛИ.На Фиг. 1 изображена структурная схема...

Номер патента: 1141422

Опубликовано: 23.02.1985

Авторы: Агизим, Горячева, Розенблат

МПК: G06F 17/17, G06F 7/64

Метки: исследуемого, сигнала, составляющих, спектральных, фазы

...спектра,Устройство содержит операционные регистры 1 и 2, сумматор 3,блок 4 сравнения, мультиплексор 5,двухканальный блок 6 логярифмирова-ния, вычитатель 7, сдвиговые регистры 8 и 9, триггер 10, мультиплексор 11, сумматор 12, тактовыйвход 13, установочный вход 14, информационные входы 15 и 16, выходы17 и 18 модуля и фазы соответственно.Устройство работает следующим образом.Совместно нормализованные числаА (к) и В (1 с) подаются на входы15 и 16 операционньи регистров 1 и 2,На сумматоре 3 получится их сумма,после чего на первом выходе блока6 логарифмирования образуется логарифм суммы А(к) + В(1), Блок 4 сравнения, с помощью которого сравниваются АЬ) и В(к), управляет мультиплексором 5. В результате большаяиз этих двух величин...

Номер патента: 1156069

Опубликовано: 15.05.1985

Авторы: Берман, Смирнов, Тихомирова

МПК: G06F 7/64

Метки: анализатора, дифференциального, масштабирования, цифрового

...12 цепи переноса разряда 1+1 сумматора. Вход по переносу 1-го младшего разряда 1 сумматора-вычитателя подключен к выходу элемента И .14, один вход З 5 которого подключен к выходу триггера переполнения регистра 2 ш,сА второй - к выходу сА цифрового интегратора.Один вход элементов М 2 10 и И 12 цепи переноса разряда 1 сум- "матора-вычитателя подключен к выходу по переносу разряда 1второй вход данньпс элементов - к выходу элемента И 12, один вход которого подключен к выходу триггера переполнения 45 регистра 2 ш,сА, второй - через элемент НЕ 15 к выходу А цифрового интегратора. Один вход элементов М 2 10 и И 12+1 цепи переноса разряда псумматора-вычитателя соединен с выхо 50 дом по переносу разряда и, второй вход данньос элементов подключен...

Номер патента: 1171789

Опубликовано: 07.08.1985

Авторы: Гузик, Криворучко

МПК: G06F 7/64

Метки: интегратор, цифровой

...второй вход блока подключен к первому входу первого элемента И, третий вход блока соединен с вторым входом второгоэлемента И, четвертый вход блока сое"1171789 динен с первым входом одиннадцатогоэлемента И, первый вход третьегоэлемента И и первый вход пятого элемента И соединены с пятым входом блока, шестой вход блока соединен свторым входом четвертого элемента Ии первым входом шестого элемента И,седьмой вход блока соединен с первымвходом двенадцатого элемента И, восьмой вход блока соединен с вторымивходами третьего, пятого и шестого Изобретение относится к области вычислительной техники и предназначено для использования в циФровых интегрирующих структурах (ЦИС).Целью изобретения является повы 5 шение надежности интегратора путем...

Номер патента: 1188759

Опубликовано: 30.10.1985

Автор: Добрыдень

МПК: G06F 7/64, G06G 7/18

Метки: дифференцирующее

...55 считывания информации из счетчика 3 в нем образуется код суммы импульсов дифференцируемой частоты за время Тд, т. е, входная частота устройства в определенном масштабе, Таким образом, в регистры 5 и 6 записываются значения входной чатоты устройства, измеренные в моменты времени, отстоящие друг от друга на время Т, Каждый выходной импульс делителя 12 вызывает перемещение информации из счетчика 3 в регистры 5 и 6. Таким образом, в регистре 6 всегда хранится код Х 6 последнего замера входной частоты, а в регистре 5 - код Я; предыдущего замера. Разность между этими кодами.ъ = 1 б 5приближенно равна производной 1 входной частоты устройства по времени.Пусть содержимое регистра 6 больше содержимого регистра 5 (входная частота увеличивается)...

Номер патента: 1200287

Опубликовано: 23.12.1985

Автор: Валуев

МПК: G06F 7/64

Метки: интегратор, цифровой

...комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Подписное Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4 Изобретение относится к вычислительной технике, автоматике и радиотехнике и может быть использованокак самостоятельное устройство или всоставе сложных фильтров,Цель изобретения - повьппение точности и расппрени.рабочего диапазона частот цифрового интегратора,На:чертеже изображена,функциональная смема цифрового инфЫратора.Инфратор содержитпервый сумматор 1блок 2 задержки, третий сумматор З,вычиттельМ-," умножитель5 на мнимую единицу , первый 6 ивторой 7 умножители, второй сумматор 8. Предлагаемый интегратор реализует дискретную передаточную функцию следующего вида: где а,=м,а, афм, 1 р;...