Устройство для интегрирования функций

Номер патента: 1314340

Авторы: Бакуменко, Жига, Лисник, Стасюк

ZIP архив

Текст

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) Н 1 1 4 С 06 Г 7/6 ОПИСАНИЕ ИЗОБРЕТЕНИЯ МУ СВИДЕТЕЛЬСТВ АВТО(21) 40 (22) 1 О (46) 30 (71) Ки 4475/24-2403.8605,87.Бюл.Мвский инститкой авиации инженеров 60-летия граждансСССР.Бакум88,8)свиде6 06 сн тельство СССР Г 7/70, 1983. льство СССР Г 7/64, 1982,идет С 06(57) Изобретен Я ИНТЕГРИРОВАН относится к вычи и может быть ис лительной техни 1 5 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ пользовано в спецпроцессорах илив комплексе с ЦВМ при решении дифференциальных уравнений, интегрирова.нии Функции в режиме слежения, напримерв системах автоматического управлениядинамическими объектами или технологическими процессорами. Цель изобретения - повышение быстродействияустройстваПоставленная цель достигается тем, что устройство содержит две группы по и сумматоров 1в каждой, где и - разрядность представления приращения интегрируемойФункции, и и блоков 2 вычисленияприближения. Повышение быстродействия обеспечивается за счет параллельного вычисления результата за одинтакт работы устройства, 2 ил,(6) О О 0 0 10 ЗО Для случая изменения величины Ьу в пределах четырех двоичных разрядов, величины й - в пределах трех двоичных разрядов, значение 2(г. ) в момент времени с в. соответствии 15)с (5) и (6) может быть представлено тремя разрядными уравнениями видач(,1- ( г2 (с )=2(с, )+2 Ььу +=2 В+2 В Ь где Ь 6(0,1); ьу; б (0,1); 1 = 1,2,3;К = 1,2,3,4.Устройство работает следующим образом.В каждый момент времени С на вход 40 3 подается значение 2; на вход 4 - величина В;, на входы 5,5,5,5 подаф 1 ф г З ются значения разрядов ьу., ь у, ьу,)2 д у, соответственно вектора прираще)ний ьу подынтегральной функции, на 45 каждый вход б ,1 ,1 подаются значения разрядов 6,Ь , Ь пага интегрирования. После этого в схеме устройства протекает переходной процесс, длительность которого равна задержке сигнала между входами и выходами устройства, После окончания переходного процесса, на выходах первых сумматоров 1 первой и второй групп(1) - з (,1 ) образуются значения 2 В; и 2 В которые йодаются со сдвигом 2 на информационные входы вторых суммато- ров 1 своих групп и на входы первого и второго сумматоров 1 первого блока 2 вычисления приближений, на выходе1) которого образуется величина 2 (С; ), поступающая на информационный вход первого сумматора 1 второго блока 2 вычисления приближений. Далее на выходах вторых сумматоров 1 первой и второй групп формируются значения-) (г) -4 (г)2 В , 2 В; , которые поступают со сдвигом 2на информационные входы сумматоров 1.этих же групп. и на информационные входы первого и второго сумматоров 1 второго блока 2 вычисления приближений. На выходе второго сумматора 1 и соответственно на выходе второго блока 2 вычисления приближений образуется значение (г)(С) ), которое подается на информационный вход третьего блока 2 вычисления приближений. На выходах третьих сумматоров 1 первой и второй-4 Ю групп образуются значения 2 В" Д)о2 В , которые поступают на информационные входы первого и второго сумматора 1 третьего блока 2 вычисления приближений, На выходе последнего третьего блока вычисления приближений и соответственно на выходе 7 устройства формируется конечный результат 2(Г) = 2 (Е). Формула изобретения Устройство для интегрирования функций, содержащее первый сумматор первой группы и первый сумматор второй группы, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия устройства, в него введены с второго по и-й сумматоры первой группы, где и - разрядность представления приращения интегрируемой функции с второго по и-й сумматоры второй группы и и блоков вычисления приближений, входы начального приближения искомого значения устройства подключены к информационным входам первой группы первого блока вычисления приближений, выходы 1-го блока вычисления приближений подключены к первому информационному входу +1)-го блока вычисления приближений, где 1 = 1и, выход и-го блока вычисления приближений подключен к выходу результата устройства, входы с первого по щ-й коэффициентов отрезка интегрирования функции устройства, где и) - разряд,и, входы с первого по и-й коэффициентов отрезка интегрированияфункции устройства подключены к информационным входам, начиная с второго первого сумматора первой группы, входы с первого по и-й коэАфициентов отрезка интегрирования функций устройства подключены к информационным входам первой группы, начиная с (1+1)-го 1-го сумматора второйгруппы, где 1 = Зи, входы спервого по и-й коэффициентов отрезка интегрирования функций устройства подключены к информационным входам, начиная с. третьего первого сумматора второй группы, выходы с первого по К-й .-го сумматора первойгруппы, где К - разрядность сумматора, подключены к информационным входам второй группы -го блока вычисления приближений и к информационнымвходам, начиная с второго второйгруппы (+1)-го сумматора первойгруппы, выходы с первого по К-й и-госумматора первой группы подключенык информационным входам второй группыи-го блока вычисления приближений,выходы с первого по К-й -го сумматора второй группы подключены к информационным входам третьей группы -гоблока вычисления приближений и кинформационным входам, начиная свторого второй группы (+1)-го сумматора второй группы, выходы с первого по К-й и-го сумматора второйгруппы подключены к информационнымвходам третьей группы и-го блока вычисления приближений, р-й вход шагаинтегрирования устройства, где р =. 1,.. пподкР)чен к ервоиу входуразрешения р-го блока вычисленияприближений и к входу разрешения рго сумматора второй группы, первыйвход приращений подынтегральной функции устройства подключен к входуразрешения первого сумматора первойгруппы, 1-й вход приращения подынтегральной функции устройства подклю 10 чен к входу разрешения 1-го сумматора первой группы и к второму входуразрешения (1-1)-го блока вычисления приближений, (и+1)-й вход приращений подынтегральной функции уст 15 ройства подключен к второму входуразрешения и-го блока вычисленияприближений, блок вычисления приближений содержит первый и второй сумматоры, информационные входы первой,20 второй и третьей группы блока вычисления приближений подключены соответственно к информационным входампервой группь первого сумматора блока вычисления приближений, к информационным входам второй группы первого сумматора блока вычисления приближений и к информационным входампервой группы второго сумматораблока вычисления приближений, выхоЗ 0 ды первого сумматора блока вычисления приближений подключены к информационным входам второй группы второго сумматора блока вычисленияприближений, первый и второй разрелающие входы блока вычисления приближений подключены к входам разрешения соответственно первого и второго сумматоров блока вычисленияприближений выходы второго су 40 мматора блока вычисления приб -лижений подключены к выхо -дам блока вычисления приближений,

Смотреть

Заявка

4034475, 10.03.1986

КИЕВСКИЙ ИНСТИТУТ ИНЖЕНЕРОВ ГРАЖДАНСКОЙ АВИАЦИИ ИМ. 60-ЛЕТИЯ СССР

СТАСЮК АЛЕКСАНДР ИОНОВИЧ, ЛИСНИК ФЕДОР ЕРЕМЕЕВИЧ, ЖИГА ИРИНА КОНСТАНТИНОВНА, БАКУМЕНКО ВАЛЕРИЙ ДАНИЛОВИЧ

МПК / Метки

МПК: G06F 7/64

Метки: интегрирования, функций

Опубликовано: 30.05.1987

Код ссылки

<a href="https://patents.su/4-1314340-ustrojjstvo-dlya-integrirovaniya-funkcijj.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для интегрирования функций</a>

Похожие патенты