Устройство для решения интегральных уравнений

СООЭ СОВЕТСНИХСОЦИАЛИСТ ИЧ ЕСНРЕСПУБЛИК)4 С 06 Р 7/64 БРЕТЕН ПИСАН пьстВУ У 47олитехнический инуни и Институт ния в знергетике Б,Б.АбдуАкбаровв8) таров,.Ц.Шакаидетельс 06 Г 7/б етельств 06 Р 15/ во СССР1987.СССР2, 1985. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЬПИЯПРИ ГННТ СОСР ДВ 70 РСКОМУ СВИ(54) УСТРОЙСТВ 0 ПЛЯ РЕШЕНИЯ ИНТЕГРАЛЬНЫХ УРАВНЕНИЙ(57) Изобретение относится к вычислительной технике и может быть использовано как специализированныйвычислитель для решения слабосингулярных интегральных уравнений. Цельизобретения - расширение функциональных возможностей за счет решения уравнений со слабосингулярньиядром, Устройство содержит регистрверхней границы интегрирования, первый блок 2 сравнения, регистр 3 величины шага, первый блок 4 элементов И,первый накапливаюший сумматор 5, вто14466 рой блок 6 элементов И, функциональный преобразователь 7, третий блок 8 элементов И, первыи элемент ИЛИ 9, четвертый блок 10 элементов И, блок 11 элементов ИЛИ, блок 12 памяти, элемент И 13, элемент 14 задержки, второй элемент ИЛИ 15, пятый блок 16 элементов И, второй накапливающий сумматор 17, шестой блок 18 элементов И, второй блок сравнения 19, первый блок элементов НЕ 20, первый комбинационный сумматор 21, блок 22 возведения в степень, второй комби 19национный сумматор 23, регистры 24,25 первого и второго параметров, блок26 вычисления обратной величины, первый умножитель 27, третий накапливающий сумматор 28, второй умножитедь29, второй блок элементов НЕ 30,седьмой блок 31 элементов И, третий комбинационный сумматор 32, блок 33 деления, регистр 34 третьего параметра,блок 35 синхронизации. Цель достигнута за счет замены исходного уравнения эквивалентным и решением его квадратурным методом, 1 ил.Изобретение относится к цифровойвычислительной технике и может бытьиспользовано как специализированноевычислительное устройство для решения задачи автоматизации экспериментальных исследований на основе реализации слабосингулярных интегральныхуравнений,Цель изобретения - расширение функциональных возможностей за счет решения уравнений со слабосингулярнымядром.На чертеже показано предлагаемоеустройство.Устройство состоит из регистра 1верхней границы интегрирования, первого блока 2 сравнения, регистра 3величины шага, первого блока элементов И 4, первого накапливающего сумматора 5, второго блока элементов И6, функционального преобразователя 7,третьего блока элементов И 8, первого элемента ИЛИ 9, четвертого блокаэлементов И 10, блока элементов ИЛИ11, блока 12 памяти, элемента И 13,элемента 14 задержки, второго элемента ИЛИ 15, пятого блока элементовИ 16, второго накапливающего сумматора 17, шестого блока элементов И18, второго блока 19 сравнения, первого блока элементов НЕ 20, первогокомбинационного сумматора 21, блока22 возведения в степень, второго комбинационного сумматора 23, регистра24 первого параметра, регистра 25второго параметра, блока 26 вычислений обратной величины, умножителя 27,2третьего накапливающего сумматора 28,умножителя 29, второго блока элементов НЕ 30, седьмого блока элементовИ 31, третьего комбинационного сум 5 матора 32, блока 33 деления, регистра34 третьего параметра и блока 35 синхронизации, выполненного в виде последовательно соединенных тактовогогенератора 36, счетчика 37 импульсов10 и дешифратора 38.Устройство решает сингулярное интегральное уравнение Вольтерра второго рода5 у+у (Я) с 18:(1).1Огде 0 ( 81 - некоторое реальное число;Е(С) - известная функция,20у(с) - неизвестная функцияК(с)1/(-8) - сингулярное ядро интег(рального уравнения,которое несет информацию25 об исследуемом объекте.Непосредственное применение метода квадратурных формул для решенияинтегрального уравнения типа (1),которое является сингулярным, исклю 30 чается.Поэтому уравнение (1) преобразовано к видуьуЫ+- - ув)ав:тК), (г)где - параметр внутренней регуляризации. Как видно из выражения (2),5 14466 ходы блока синхронизации соединенысоответственно с входами синхронизации регистра величины шага и первогоумножителя, о т л и ч а ю щ е е с ятем, что, с целью расширения функциональных возможностей за счет решения уравнений со слабосингулярнымядром, в него введены регистр верхней границы интегрирования, два блока сравнения, семь блоков элементов 5 10И, второй и третий накапливающие сумматоры, два элемента ИЛИ, блок элементов ИЛИ, блок памяти, элемент И, элемент задержки, второй блок эле 15 ментов НЕ, блок возведения в степень, регистры первого, второго и третьего параметров, блок вычисления обратнойвеличины, второй уиножитель, блокделения и три комбинационных сумматора, причем выходы регистра величины шага соединены с информационнымивходами первого блока элементов И,20 выходы которого подключены к информационным входам первого накапливающего сумматора, выходы которого соедииены с информационными входами второго блока элементов И, выходы которого подключены к входам первого слагаемого первого комбинационного сумматора, входам первых групп первого и 30 второго блоков сравнения, входам первого элемента ИЛИ и входам функционального преобразователя, выходы которого соединены с информационными входами третьего и четвертого блоков элементов И, выходы регистра величины шага соединены с информационными 35 входами пятого блока элементов И, вымножителя второго умножителя, выходы ходы которого соединены с информаци онными входами второго накапливающего сумматора, выходы которого соединены с информационными входами шестого блока элементов И, выходы которого соединены с входами второй группы второго блока сравнения и выходами второго блока элементов НЕ, выходы которого подключены к входам второго слагаемого первого комбинационного сумматора, выходы которого соединены с входами основания блока возведения в степень, выходы которого подключены к входам первого слагаемого второго комбинационного сумматора, выходы которого подключены к55 информационным входам блока вычисления обратной величины, выходы которого подключены к входам первого со 19 6которого подключены к информационньпчвходам третьего накапливающего сумматора, выходы которого подключенык входам второго сомножителя первого умножителя, выходы второго блока элементов НЕ подключены к информационным входам седьмого блок элементов И, выходы которого подключены к входам первого слагаемого третьего комбинационного сумматора, выходы которого подключены к входамделимого блока деления, выходы которого соединены с выходами устройства и входами первой группы блокаэлементов ИЛИ, выходы которого соединены с информационными входамиблока памяти, выходы которого соединены с входами второго сомножителявторого умножителя, выходы регистраверхней границы интегрирования соединены с входами второй группы первого блока сравнения, первый выходкоторого соединен с выходом индикации окончания вычислений устройства,а второй выход подключен к управляющему входу третьего блока элементовИ, выходы которого подключены к входам второго слагаемого третьего комбинационного сумматора, первый выходвторого блока сравнения соединен Суправляющими входами первого блокаэлементов И, второго накапливающегосумматора и седьмого блока элементов. И, а также первым входом элемента И, выход которого через элементзадержки соединен с первым входомвторого элемента ИЛИ, выход которогоподключен к входу синхронизации блокапамяти, выход первого элемента ИЛИсоединен с управляющим входом четвертого блока элементов И и вторым входом второго элемента ИЛИ, выходы регистров первого, второго и третьегопараметров соединены с входами показателя степени блока возведения встепень, входами второго слагаемоговторого комбинационного сумматора ивходами делимого блока деления соответственно, первый выход блока синхронизации соединен с входом синхронизации второго умножителя, второй выход блока синхронизации соединен с входом синхронизации третьего накапливающего сумматора, третийвыход блока синхронизации соединен свходами синхронизации регистра верхней границы интегрирования, блокавозведения в степень, регистра перСоставитель А.ЧекановРедактор А.Ворович ТехредЛ.Олийнык Корректор М.Максимишинец Заказ 6748/53 Тираж 704 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 вого параметра и управляющими входами второго и шестого блоков элементов И, четвертый выход блока синхронизации.соединен с входами синхронизации регистра параметра и блока вычисления обратной величины, пятыйвыход блока синхронизации соединенс входами синхронизации блока деле" 44669 8ния и регистра третьего параметра,управляющим входом седьмого. блокаэлементов И и вторым входом элемента И, входы верхней границы интегрирования, величины шага, первого, второго и третьего параметров устройства соединены с информационными входами соответствующих регистров.