Интегратор с воспроизведением вариаций интеграла

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯО 1335994 А 1 у 4 6 06 Р /64 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ К А ВТОРСМОМУ СВИДЕТЕЛЬСТВУ(71) Таганрогский радиотехнический институт им. В. Д. Калмыкова(54) ИНТЕГРАТОР С ВОСПРОИЗВЕДЕНИЕМ ВАРИАЦИЙ ИНТЕГРАЛА (57) Изобретение относится к области вычислительной техники. Оно может быть испол ьзовано в цифровых интегрирующих машинах, предназначенных для решения краевых и вариационных задач. Цель изобретения - расширение функциональных возможностей за счет вычисления вариаций интеграла Стильтьеса, Указанная цель достигается за счет того, что в интегратор, содержащий сумматор 1 подынтегральной функции, регистр 2 подынтегральной функции, три блока умножения 3, 4, 5, сумматор 6 остатка интеграла, регистр 12 остатка интеграла, коммутатор 9 и два элемента И 10, 11, введены два сумматора 8, 9 остатков вариаций интеграла по первой и по второй координате. 1 ил.1335994 Формула изобретения Составитель А. ЧекановРедактор Н. Егорова Техред И. Верес Корректор М. ЛемчикЗаказ 3803/44 Тираж 672 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж - 35, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная. 4 Изобретение относится к цифровой вычислительной технике и может быть использовано в цифровых интегрирующих машинах,предназначенных для решения краевых и вариационных задач, 5Целью изобретения является расширениефункциональных возможностей за счет вычисления вариаций интеграла Стилтьеса.На чертеже приведена структура интегратора,Интегратор состоит из сумматора 1 подынтегральной функции, регистра 2 подынтегральной функции, трех блоков 3 - 5 умножения, сумматора 6 остатка интеграла, двухсумматоров 7 и 8 остатков вариаций интеграла по первой и второй координате коммутатора 9, двух элементов И 10, 11, регистра 12 остатка интеграла, четырех входныхшин 13 - 16 для приращения подынтегральной функции т 71 трр;, приращения функцииинтегрирования 71 гр и вариаций функцииинтегрирования 7 х.гр,тгуЯ ; соответственно, а также трех выходных шин 17-19 дляприращения интеграла Стилтьеса 71 гр;+ иего вариаций 7 хД;+ь Ьу,тр;+1 соответственно, управляющего входа 20 и вход 21тактовых сигналов.Работа интегратора на (1+1) -м шаге 2интегрирования происходит следующим образом.В сумматоре 1 приращение подынтегральной функции 71 грскладывается с ее значением гр ; ), поступающим из регистра 2, и ее новое значение грр, записывается втот же регистр. Кроме того, значение грр,поступает в блоки 3 - 5 умножения, где оноумножается на приращение функции интегрирования Ч 71 гри вариации 7 хд 7 уогр,соответственно, Полученные произведения поступают соответственно на сумматоры 6 - 8, Згде они складываются с остатком О (С 7 тгр)поступающим из регистра 12. Образованныепри этом суммы поступают далее в блоки9 - 11, где из них выделяется выходноеприращение т 71 гр;+1 и выходные вариации 40т 7 хоф+, 7 уоф+, соответственно, Одновременно в блоке 9 вырабатывается новыйостаток О (т 7+ гр);+1, записываемый в регистр 12,Интегратор с воспроизведением вариаций интеграла, содержащий регистр подынтегральной функции, сумматор подынтегральной функции, три блока умножения, сумматор остатка интеграла, регистр остатка интеграла, коммутатор и два элемента И, причем вход приращений подынтегральной функции интегратора соединен с входом первого слагаемого сумматора подынтегральной функции, выход которого соединен с входом первого сомножителя первого блока умножения и информационным входом регистра поды нтегральной функции, выход которого соединен с входом второго слагаемого сумматора подынтегральной функции, выход первого блока умножения соединен с входом первого слагаемого сумматора остатка интеграла, выход которого соединен с информационным входом коммутатора, первый выход которого соединен с выходом приращения интеграла интегратора, а второй выход коммутатора соединен с информационным входом регистра остатка интеграла, выход которого соединен с входом второго слагаемого сумматора остатка интеграла, выходы первого и второго элементов И соединены с выходами вариаций интеграла по первой и второй координате соответственно, управляющий вход интегратора соединен с управляющим входом сумматора и первыми входами первого и второго элементов И, вход тактовых сигналов интегратора соединен с входами синхронизации первого, второго и третьего блоков умножения, регистра остатка интеграла и регистра подынтегральной функции, отличающийся тем, что, с целью расширения функциональных возможностей за счет вычисления вариаций интегралов Стилтьеса, он содержит сумматоры остатков вариаций интеграла по первой и второй координате, вход приращения функции интегрирования интегратора соединен с входом второго сомножителя первого блока умножения, входы вариаций функций интегрирования по первой и второй координате интегратора подключены к входам первых сомножителей второго и третьего блоков умножения соответственно, входы вторых сомножителей которых подключены к выходу сумматора подынтегральной функции, а выходы - к входам первых слагаемых сумматоров остатков вариаций интеграла по первой и второй координате соответственно, входы вторых слагаемых которых соединены с выходами регистра остатка интеграла, а выходы - с вторыми входами первого и второго элементов И соответственно.