G06F 7/64 — цифровые дифференциальные анализаторы, т.е. вычислительные устройства для дифференцирования, интегрирования или решения дифференциальных и интегральных уравнений с помощью импульсов, представляющих приращения; другие инкрементные вычислительные устройства для решения различных уравнений

Номер патента: 1479940

Опубликовано: 15.05.1989

Авторы: Иванченко, Стасюков

МПК: G06F 17/14, G06F 17/17, G06F 17/18 ...

Метки: медианный, фильтр

...двоичных чисел с выхода регистра 5 последовательного приближения.При поступлении первого тактирующего импульса на тактовый вход регистр 5 последовательного приближения формирует на выходе двоичное число, равное 2- 1 = 0111, где ш - число разрядов регистра последовательного приближения 5, которое сравнивается с входными числами в компараторах 2. Результаты сравнения поступают на вход блока 3. В соответствии с формулой (1), на выходе блока 3 может появиться значение у, = 1, если количество входных чисел, удовлетворяющих условию1 ъ 3 1й ) 2 - 1 больше или равно числуЬ, либо у, = О, если количествовходных чисел, удовлетворяющих условию д; ) 2- 1 меньше числа Ь,где 1 "- хИ; Й - входное двоичноечисло.Таким образом., на выходе...

Номер патента: 1501053

Опубликовано: 15.08.1989

Авторы: Боюн, Козлов, Ладыженский, Серга

МПК: G06F 7/64

Метки: вычислительный, сетки, узел, цифровой

...вход с вы- Цхода 88 преобразователя 12 с Д Б;1 на четвертый вход с- (к 11,1 - 1выхода 89 преобразователя 13 с 1 Ы 5, , (черточка над Д 0 озна" (к((к+) (к 1 (к+)У = Б + ,.с) 50к:сЧерез М тактов с выхода 118 выдается сигнал переполнения, по которому снимается блокировка с переключения состояния счетчика 135 блока 26 управления, и пока не выполнены все заданные итерации, т,е. нет сигчает, что это старший разряд соответствующего приращения). Кроме того, на пятый вход сумматора 15 поступает начиная с младших разрядов дополнительный код правой части 1;, из регистра 5 правой части, а на шесточ - дополнительный код 5 Б, из регистра 17 частичных сумм. На последний, седьмой, вход многовходового .сумматора 15 с выхода 105 преобразователя 14...

Номер патента: 1501054

Опубликовано: 15.08.1989

Автор: Ледовской

МПК: G06F 7/64

Метки: задач, интегратор, краевых, решения, цифровой

...вариации подынтегральной функции .Ч хд Чуо Чпо первой и второй коордйнатам соответственно. Произведение Ч с с;,= Ц, Чс с выхода блока 4 умноженияпоступает на сумматор 5. Произведе 2ния Чх 0 = Чхоч, Ч сЧ"у д;, = Гу ,Чс выходовблоков 12 и 13 умножения поступаютв сумматоры 16 и 17, где они складываются с вариациями Ч х р Ч У Ц,поступающими из регистров 18 и 19 соответственно. Полученные неквантованные вариации Чх,щ . Ч У, Ц;с выходов сумматоров 16 и 17 записываются в регистры 18 и 19 и поступают на сумматоры 9 и 10 соответственно. В сумматоре 5 неквантованноеприращение интеграла Ч е Ц; складывается с остатком 0(Сед,), поступающим из регистра 8. Образованная сумма Ч 1 Ц);, + 0(Чщ,) .поступает далее в коммутатор, где иэ нее выделяется...

Номер патента: 1515162

Опубликовано: 15.10.1989

Авторы: Блинова, Брюхомицкая, Сахарова, Чернов

МПК: G06F 7/64

Метки: интегроарифметическое

...ИЛИ 30, количество входов которого равно количеству разрядов реверсивного счетчика 38, устанавливается единичный сигнал, который разрешает прохождение импульсов СИ с входной шины 55 через один иэ элементов И 36, если РО, или И 37, если Р с О. При) 0 сдвиг содержимого сдвигающего регистра осуществляется в сторону старших разрядов, при о ( О в сторону младших разрядов, царя эгого выход элемена И 36 через элемект ИЛИ 31 заводится на вход у;,равления сдвигом второну старших разрядов сдвигающего регистра 3, выход элемента И 37 через элемент ИЛИ 32 на вход сдвига в сторону младших разрядов сдвигающего регистра 3. Кроме того, каждь.й импульс сдвига с выходов элемевгов И 36 или 37 через элемент ЖЛ 29 заводится на вычитающий вход реверсивного...

Номер патента: 1532922

Опубликовано: 30.12.1989

Авторы: Дрозд, Нестеренко, Николенко, Ногина, Полин

МПК: G06F 7/64

Метки: интегрирования, цифрового

...коды остатка по модулю трии подают полученные коды на входы узлов 12 и 13 сравнения, Узлы 12 и 13сравнивают эти коды с контрольнымикодами и в случае из неравенства помодулю три) вырабатывают сигнал ошибки, Эти сигналы в конце такта запи- .сываются в триггеры 8 и 9 соответственно и в следующем такте поступаютс выходов указанных регистров на установочные входы триггеров 19 и 20Навходы сброса триггер 6 в 18 и 19, 20приходят сигналы, поступающие с выходов триггеров 24 и 25, 26, которые усустанавливаются в "1" сигналами с выходов дешифратора 22 соответственно.Эти сигналы удерживают триггеры 1 Ви 19, 20 в .состоянии "Нет ошибки" доприхода на их установочные входы результатов анализа полезной информации, Триггеры 18-20 представляют...

Номер патента: 1550514

Опубликовано: 15.03.1990

Авторы: Бонч-Бруевич, Разбаш

МПК: G06F 7/64

Метки: волновой, интегратор, цифровой

...прВдыдущем такте. Этот отсчет поступабт также на второй вход сумматора 6. Результат сложения в сумматоре 3умножается на коэффициент умножителя 2 и поступает на первый . вход сумматора 9,Результат суммирования умножается на коэффициент умножи" тепя 1 О и поступает на второй вход сумматора 11. Окончательный результат подается на выходные клеммы, Арифметические опера. ции в сумматорах 9 и 11 можно рас 55 сматривать соответственно, как пер- вуЮ и вторую ступени компенсации фазовых искажений, Коэффициент умножи" теля 10 определяет уровень компенсирующего сигнайа,На фиг,2 представлены графики фазовых характеристик устройства-прототипа (кривая 1) и волнового интегратора (кривая 2), По оси абсцисс отложено отношение частоты входного сигнала к...

Номер патента: 1580359

Опубликовано: 23.07.1990

Авторы: Береговенко, Воробьева, Гершгорин, Саух, Федотов

МПК: G06F 7/64

Метки: интегратор, цифровой

...тактовых импульсов генератора 4,Импульс генератора устанавливаетразрешающий сигнал на первом выходераспределителя 5, Этот сигнал распределителя 5 является разрешающим сигна-лом считывания из регистра 6 начальных значений начального значения интеграла и подачи его на входы всехсумматоров 24-26, Этот же сигналраспределителя через элемент ИЛИ 13и элемент И 16 устанавливает распределитель 5 в следующее состояние,Очередной сигнал распределителя яв35 40 И(4 Ь)24 ай а я аа ю о При определении значений интер ла х(щ) по значениям интегрируем Функции у(щ) реализуется параллел но-последовательная вычислительная процедура, На первом подынтервале интегрирования (а,) необходимо дать постоянную интегрирования х(а = с и с помощью (4) найти...

Номер патента: 1615713

Опубликовано: 23.12.1990

Авторы: Богданов, Покрас, Тесик, Хусид

МПК: G01R 23/20, G06F 7/64

Метки: датчик, сигналов, формы

...импул ьсами с выхода умножителя 3 частоты в течение каждого периода Т, в конце которого происходит сброс счетчика 4 в нулевое состояние, и весь процесс повторяется, Выходные коды счетчика 4 поступают на вход дешифратора 5, и на его первом и втором выходах формируются сигналы, управляющие направлением счета реверсивного счетчика 7 и записью регистра 8 соответственно. При этом сигнал на первом выходе дешифратора 5 принимает значение логического нуля на интервале времени от 0 до Т/6, а на интервале от Т/6 до То становится равным единице. Сигнал на втором выходе дешифратора 5 равен нулю на интервале от 0 до То/4 и единице на интервале от То/4 до Т. Таким образом, после очередного сброса реверсивного счетчика 7 выходным импульсом...

Номер патента: 1617438

Опубликовано: 30.12.1990

Авторы: Боюн, Козлов, Тракай

МПК: G06F 7/64

Метки: второго, интегральных, решения, рода, уравнений, фредгольма

...16 нормы невяэок. С выхода дешифраторов 7 величины старших разрядов невяэок55 Я,(Х,) поступают в сумматоры 8 искомой Функции, туда же поступают зна ки невязок, т.е. в сумматоры 8 по/даются приращения функции ЬУ(Х ).В сумматорах 8 приращения Фнукциискладываются со значениями функции,полученными на предыдущей итерации.Таким образом реализуется основнаяформула итерационного процесса:(х,) - У(х,) + Ьк(х,).Величины приращений функции с выхода дешифраторов 6 поступают также через группу элементов ИЛИ 3 на сумматоры 4 невяэок, знаки этих приращений с выхода блоков И 10 тоже поступают на сумматоры 4 невязок через элементы ИЛИ 13 и элементы НЕ 11.Этим достигается получение на выходах сумматоров 4 невязок значений невязок Як(Х,), которые...

Номер патента: 1647559

Опубликовано: 07.05.1991

Автор: Максимович

МПК: G06F 7/64

Метки: вычисления, интеграла, кратного

...образом.Перед на ссз пят грирования обнул е регистры 5всех интеграторов 1 и регистрь 6 - 8, С приходом первого тактового импульса начинается процесс интегрирования. При постоянном шаге дискретизации точ 5 ное значение кратного интеграла на выходе будет получено с задержкой нвтактов относительно такта поступления на вход устройства очередного значения интегрируемой решетчатой функции.С математической точки зрения принцип действия устройства основан на использовании априорной информации о 15гладкости интегрируемой функции. Так,исходная функция имеет степень гладкости не хуже скачка, после первогоинтегратора - не хуже линии, послевторого - не хуже параболы и т.д.,что позволяет построить квадратурнуюформулу, не имеющую методической...

Номер патента: 1651283

Опубликовано: 23.05.1991

Авторы: Абдусатаров, Акбаров, Верлань, Каримов, Комилов, Мансуров, Сагатов, Шакамалов

МПК: G06F 15/32, G06F 7/64

Метки: измерительного, интегрального, потока, преобразователя, решения, скорости, уравнения

...сумматор, первую группу элементов НЕ, блок синхронизации, причем выходы первого комбинационного сумматора соединены с входами первого сомножителя первого умножителя, о т л и ч а.ю щ е ес я тем, что, с целью повышения точности и быстродействия, в него введены с второго по восьмой умножителй, четыре блока деления, элемент ИЛИ, элемент И, две группы элементов ИЛИ, второй и третий комбинационные сумматоры, второй накопительный сумматор, три функциональных преобразователя, два блока сравнения, аналого-цифровой преобразователь, с третьего по шестой регистры, девять групп элементов И, с второй по шестую группы элементов НЕ и элемент НЕ, причем выходы первого регистра соединены с входами делителя первого блока деления, выходы которого...

Номер патента: 1674120

Опубликовано: 30.08.1991

Авторы: Жаботинский, Малышев

МПК: G06F 7/64

Метки: дифференцирующее

...выходе (не выполняется первое неравенство), то содержимое счетчика 27 уменьшается на "1", В блоке 15 умножения вычисляется значение 0,2 (а - с), по шестому синхроимпульсу в блоке 18 - значение 0,2 (а - с 1) - . а по седьмому в сумматорах 21 и 22 новые значения й = Г+ 0,4(а - с 1) - 2 и Г+1= = Г+1+ 0,2(а - с 1) - , По девятому синхроимпульсу новые значения Г; и Г+1 с выходов второго мультиплексора 25 проходят на входы третьего мультиплексора 26 и переписываются в регистры 8 по первому синхроимпульсу блока 32, после чего цикл повторяется, Если сигнал "1" на втором выходе дешифратора 14, то в блоках 16, 29, 23, 24 по соответствующим синхроимпульсам вычисляются значения 0,2 (а; - сг), затем 0,2 (а - сг) +и новые значения производных Г...

Номер патента: 1709309

Опубликовано: 30.01.1992

Автор: Борисов

МПК: G06F 7/64

Метки: интегратор, цифровой

...и концаи запись прекращается. интегрирования.По импульсу в момент Формула изобретенияЦифровой интегратор, содержащийтрдзс = макс(Ь, Ь+ ЛТ,) формирователь импульсов, выполненный30 на генераторе тактовых импульсов и дешифпереводится в единичное состояние триггер раторе, первый блок цифрового интегриро-. 32 и обнуляются счетчики 16 и 28. В резуль- вания, информационный вход котороготате через ключ 33 проходят импульсы ГТИ соединен с информационным входом циф 7, которые через элементИЛИ 27 поступают рового интегратора, о т л и ч а ю щ и й с яна информационный вход счетчика 28. 35 тем, что, с целью расширения области приВ счетчике 28 по каждому импульсу по- менения за счет осуществления интегрироследовательно формируются адреса для вания...

Номер патента: 1727122

Опубликовано: 15.04.1992

Авторы: Виневская, Головко, Гузик, Каляев, Станишевский, Сулин, Тарануха

МПК: G06F 7/64

Метки: интегрирующее

...схему 77, что эквивалентно увеличению значения приращения ЬПа в 2 раза. Это обусловлено согласованием весов приращения Л Па с младшим разрядом порядка Па. При выполнении операции коррекции порядка Па в первом и четвертом этапах открывается схема И элемента 78 по сигналу, поступавшему на вход 20. В конце действий над порядками поступает (с входа 29) импульс коррекции И 1 через схему И элемента 78, элемента ИЛИ 80 и одни входы сумматора 81, на другие входы которого подается с входов 11, 12 значение порядка Па, При этом в знакоразрядном сумматоре, состоящем из элементов 79, 80, 82, 831, 832, 84 и сумматора 81, выполняется операция: Па.=Па,Процесс коррекции порядка Па в знакоразрядном сумматоре поясним на примере.П р и м е р 1,...

Номер патента: 1791816

Опубликовано: 30.01.1993

Авторы: Амосов, Чекушкин

МПК: G06F 7/64

Метки: интегратор, цифровой

...40 45 с погрешностью, не превышающей единицы младшего разряда выходного кода. При нулевом начальном состоянии накапливающего сумматора 7 (эпюра Оз) указанная погрешность всегда отрицательна, и ее максимальное абсолютное значение равно-и 31смаке=1 2, Для л=5, гумакс = - (код в на 32капливающем сумматоре 7 11111).При произвольном начальном состоянии накапливающего сумматора 7 погрешность в общем случае будет разнополярной, и ее максимальное абсолютное значение тока может быть близко к единице, а среднее значение ошибки не скомпенсировано, Поэтому в предложенном цифровом интеграторе перед началом пересчета по входам установки в единицу и в ноль 15 в накапливающий сумматор 7 заносят код 10111, т,е, триггеры Н-го разряда и разрядов с...

Номер патента: 1795457

Опубликовано: 15.02.1993

Автор: Борисов

МПК: G06F 7/64

Метки: интегратор, цифровой

...ГТИ 1 и входа начальной уста-новки счетчика 2, первый из них запускается, а во второй заносится начальный код у = ( тв тн ) (+%в ) 50По мере поступления в счетчик 2 импульсов ГТИ 1 в нем формируются отсчеты времени в интервале Л 1=(ьу, т, где Ь= =(твн)+( Оь+Оь). Эти отсчеты времени сравниваются в блоке 7 сравнения с величи ной Ь и по сигналу с его выхода ГТИ 1 останавливаются, Сами сигналы счетчика 2 :используются как адресные для первого ивторого блоков 3, 5 памяти, выполненными в виде ПЗУ, работающих в режиме записи,Текущие отсчеты времени 1 умножаются в умножителе б на величину О, в результате чего формируются текущие значения интеграла в интервале Ь ,.которые записываются в первый блок 3 памяти по соответствующим адресам.Кроме...

Номер патента: 1233681

Опубликовано: 23.02.1993

Автор: Больке

МПК: G06F 7/64

Метки: механической, моделирования, передачи

...11 напряжение равно нулю, поэтому напряжение, еРопорциоцальцое тормозному моменту на мостовой выпрямитель, также равно45 нулю.В этом случае, если на вход устройства подать напряжение 1,51, пропорциональное крутящему моменту, то на выходе интегратора 1 появится напря 50 жение (1 ы, пропорциональное угловой скорости вращения ведущих частей борЪ тового фрикциоиа, Зто напряжение поступает иа интегратор 4, ца выхаде которого появляется напряжение, про 55 порциоальное моментуупругих сил,переддваемому недс)мь)ми чдстяс.и фрикциОиа, которое без изменения по Величине проходит через О)раницитель 5 меЛИ И)И .1 ТОМ:ИДКИ ИОСГУП(1 т ИДихо иитеграторд 9,Так кдк цдпряжеиие О иа ВыходеОгрдиицителя 5, п 1)оиареЕеоидльиае моменту, передаваемому фрикциоиом,...

Номер патента: 591115

Опубликовано: 10.04.1996

Автор: Кравченко

МПК: G01J 1/02, G06F 7/64

Метки: интегрирующее, модульное

МОДУЛЬНОЕ ИНТЕГРИРУЮЩЕЕ УСТРОЙСТВО, содержащее в каждом модуле узел вычисления мантиссы приращения, узел выравнивания порядка, сумматор приращения, узел формирования переменной, причем первый выход узла формирования переменной каждого модуля соединен с первым входом узла вычисления мантиссы приращения предыдущего модуля, второй вход которого соединен с соответствующим входом устройства, выход узла вычисления мантиссы приращения через узел выравнивания порядка соединен с первым входом сумматора приращения, второй выход узла формирования переменной соединен с соответствующим выходом устройства, отличающееся тем, что, с целью упрощения устройства, в каждый модуль его введены элементы И, ИЛИ, причем выход сумматора приращения через первый...

Номер патента: 1417645

Опубликовано: 10.10.1999

Автор: Чекушкин

МПК: G06F 7/64

Метки: генератора, интегрирующее, радиально-круговой, развертки

Интегрирующее устройство для генератора радиально-круговой развертки, содержащее два интегратора, счетчик, генератор импульсов, элемент И, триггер, первый делитель частоты, первый коммутатор, два реверсивных счетчика, причем вход синуса угла поворота устройства соединен с входом подынтегральной функции первого интегратора, вход косинуса угла поворота устройства соединен с входом подынтегральной функции второго интегратора, вход признака начала развертки устройства соединен с входом установки в "1" триггера, выход которого соединен с первым входом элемента И, второй вход которого подключен к выходу генератора импульсов, вход признака конца развертки устройства соединен с входом установки в...