G06F 7/64 — цифровые дифференциальные анализаторы, т.е. вычислительные устройства для дифференцирования, интегрирования или решения дифференциальных и интегральных уравнений с помощью импульсов, представляющих приращения; другие инкрементные вычислительные устройства для решения различных уравнений

Номер патента: 424164

Опубликовано: 15.04.1974

Авторы: Изобретени, Мадорский, Селиванов

МПК: G06F 7/64

Метки: азимутных, интегратор, ипульсов

...сльо изобретения ягляется повышение 20 Точности восОоизвсдецня значения угла винте ряОре.В предлагаемом интеграторе азимутных импульсов повышение точности достигается приме:Сццсм компсцсятора фазовой ошибки, осу;цсствляОцего (Сброс ошибки каждым ази 1 утцым иПульсо. прн ОтсутстВии Времязяда:ошц. усрост."что уменьшает среднеквадСятпиео;у:0 ОШс бку ВОСПрОИЗВЕдЕННОГО уГЛа.Блок-схема интегратора азпмутцых импуль сов цзосряжс:а ця чертеже,Корректор Т. Хворова Редактор Е. Семанова Заказ 23852 Изд, г72 Тираж 524 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5Типография, пр, Сапунова, 2 Вход управляемого делителя 1 частоты соединен с выходом генератора 2...

Номер патента: 427331

Опубликовано: 05.05.1974

Авторы: Абрамсон, Глазов, Розенгауз

МПК: G06F 7/64

Метки: интегратор, контролем, цифровой

...чертеже представлена функциональнаясхема предлагаемого устройства.Устройство содержит реверсивный счетчик10 1, регистр 2, схемы И,переписи 3 и схему4 контроля, состоящую из схем равнозначности 5, схем И б, схемы ИЛИ 7 и схемы8 запрета.На вход счетчика 1 поступают импульсы,15 при этом в счетчике накапливается текущеезначение интеграла. Это значение периодически импульсами переписи записывается в регистр 2. Период, переписи, выбран таким образом, что за это время величина интеграла20 в счетчике изменяется не более, чем на еди,ницу.Разрядные выходы счетчика 1 и регистра2 подключены к схеме контроля 4. Схемы 5 равнозначности поразрядно сравнивают вь 1- 2 В ходы счетчика 1 и регистр 2 вырабатывая длякаждого разряда сигнал...

Номер патента: 427338

Опубликовано: 05.05.1974

Авторы: Изобретени, Никифоров, Сарычев

МПК: G06F 7/64

Метки: i•1, дифференцированияbotiт-фп, однократного, я-т1, •-11••

...для однократного дифференци ровяттия работает следующим образом, Извходного сигнала Р,с учетом его знака вычитается сигнал Р ,.в блоке вычитания 2,образуя частоту Р=Р, - Р которая преобразуется в напряжение Утт (1) в 20 преобразователе, в котором воспроизводитсяряд экспоненциальных напряжений, из кото 1 т,тх выбирается богтьшее, образуя тем самымкусочно-не,ишейуто аппроксимацию гипербо 125лической функции С/ = - . Полученное иапряРжение (/=1 г Р преобразуется геттератороттуправляемой частоты 4 в частоту Р (1) =А,т) (г). Сигнал Р (т) с учетом знака интегрируется в реверсивном счетчике б и затем пре образуется в частоту Р,с помощьто двоич427338 ставнтель О, Сахаровхред А, Камышникова дактор В, Фель орректор чакииа Поди яснозоб...

Номер патента: 432544

Опубликовано: 15.06.1974

Авторы: Бирюков, Хуторецкий

МПК: G06F 7/64

Метки: интегратор, преобразованием, функциональным, цифровой

...частоты ) 1.При поступлении от блока синхронизации 1 в блок управления 4 импульсов сигнала задания Я и нулевом начальном положении ре;версивного накапливающего регистра 5 (сигнал на выходе О реверсивного накапливающего регистра 5 имеет значение единицы) блок управления 4 первым импульсом сигнала 1, устанавливается в положение, когда на реверсивный накапливающий регистр 5 поступает , на сложение; при этом на преобразователь код - напряжение 7 поступает знаковый сигнал +, напряжение на его выходе нарастает с поступлением импульсов 1, и имеет положительное значение. После того как число, накопленное в реверсивном накапливающем регистре 5, не равно О, сигнал на его нулевом выходе принимает нулевое значение.Если далее на выходе блока...

Номер патента: 434428

Опубликовано: 30.06.1974

Автор: Романцов

МПК: G06F 7/64

Метки: вычислительная, дифференциальных, решения, уравнений

...вычислительные машины имеют низкую точносгь и быстродействие.Предлагаемое устройство отличается тем, что в нем применен цифровой точечный интег ратор комбинационного типа, входы которого подключены к соответствующим выходам арифметического устройства и устройства управления, а выход соединен со входом запоминающего устройства, 20Это позволяет повысить точность и быстродействие специализированного вычислительного устройства.На чертеже изображена схема предлагаемого устройства. 25Оно состоит из запоминающего устройства 2 управления, арифметического устройства 3, устройств ввода 4 и вывода 5 и блока 6 цифрового точечного интегратора комбинациочного типа, осуществляющего интегрирование 3 с граничными условиямиГ,у(1,)+Г,у(1,)+ +Г...

Номер патента: 454558

Опубликовано: 25.12.1974

Авторы: Григорьян, Евзлина, Нариманов, Тер-Хачатуров

МПК: G06F 17/10, G06F 7/64

Метки: двух, интегрирования, произведения, сигналов, случайных

...И 5, которое не снимается до тех идр, пока не окончится, импульс оигнала И, так как при поступлении на триггер 1 опорногд цмпульса сигнал на выходе НЕ - И 9 по- прежнему 1 потому что на его входе в -- О.На зыходе схемы И 5 голучаем последозательнссть пмпульсоз сигнала 11, соотзетстврощую иерзому пункту логики, Вторая часть схемы должна обнаружить совпадение импульсов сигналов 1 и 11 и при этом выполнить второй пункт логики.Рассмотрим работу схемы в перечисленных слмчаях.1, Импульс сигнала 1 совглал с цмпульсом сигнала 11, с которым не пересекался опорный импульс, а предшествующий опорный период не оыл пустым, Прц этол импульс сигнала 11 ядступает на шину сороса триггеров 2 - 4.Им.,ульсы цгнала 11 отзицательной пдлярндсти, поэтому на...

Номер патента: 516043

Опубликовано: 30.05.1976

Авторы: Алпатов, Витязев, Степашкин, Эмих

МПК: G06F 17/18, G06F 7/64

Метки: нерекурсивный, фильтр, цифровой

...коэффициенты Йможно поочередно записывать импульсами по входу 16 в регистр памяти 17.Одновременно с вычислением весовых коэффициентов в устройстве происходит последовательная запись 2 М временных отс еов входного сигналах = х., , х х,в блок, памяти 20 с помощью регистров памяти 22, 23 соответствующими импульсами управления по входам 24 и 25, следующими с частотой квантования входного сигнала. К моменту прихода текущей дискреты в регистр памяти 22 в счетчике 19 вырабатывается адрес с помощью импульсов по входу 18, и импульсаьми по входу 21 осуществляется запись по этому адресу предыдущей дискреты из 4регистра 23. Последний х-й дискретный от счет хранится в регистре памяти 22,Устройство в режиме Фильтрация осуществляет операцию свертки...

Номер патента: 572789

Опубликовано: 15.09.1977

Автор: Кудрявцев

МПК: G06F 7/64, G06F 7/70

Метки: интегратор, следящий, стохастический

...чисел, Выход15 блока сравнения подключен к второму входублока вычитания.Принцип работы интегратор заключается вследующем,Входной сигнал в виде случайной послсдо 20 вательцости импульсов подается на первыЙвход блока 1 вычитания. На второй вход блока вычитания подается текущее значение содержимого реверсивного счетчика 3, преобразованного в блоке 4 сравнения с помощью25 генератора 5 случайных чисел в случайнуюпоследовательность импульсов, В блоке вычитания формируется случаццая последовательность, отображающая разность входногосигнала и текущего значения содержимогоЗ 0 рсвсрсивного счетчика. В блоке 2 умножения672789 Р(х Составитель В. КудрявцевТсхрсд И. Михайлова Корректор Л. Зрахнинв Рсдпктор Т. Юрчикова Заказ 2308/1 Изд, Ж 821...

Номер патента: 577533

Опубликовано: 25.10.1977

Авторы: Ицкович, Парижский, Сорочкина, Шполянский

МПК: G06F 17/17, G06F 7/64

Метки: фильтр, цифровой

...значения входного и вспомогательного выходного сигналов, Из блока1 указанные значения входного и вспомогательного выходного сигналов поочередно поступают на умножитель 2, где перемножаются на соответствующие значения коэффициентов, поступающие из блока 4.Результаты перемножения складываются внакапливающем сумматоре 3. Полученноезначение суммы, являкнцееся, . вспомогательным выходным сигналом текушет.о такта,записывается в запоминающий блок 1 и поступает на умножитель 2. В этожевремя навторой вход умножителя 2 с блока 4 поступает значение корректирующего множиПолученный в результате умножения сигнал является выходным сигналом цифрового 20фильтра, Он подается на блок 5 сравнения,на второй вход которого подается сигналпорогового...

Номер патента: 587468

Опубликовано: 05.01.1978

Авторы: Леусенко, Морозевич, Мухаметов, Ярмолик

МПК: G06F 7/64, G06F 7/70

Метки: интегратор, следящий, стохастический

...реверсивного счетчика, при зтом вход суммирующего счетчика соединен тактовым входом, интегратора, а выход с управляющим вхоДом коммутатора.На чертеже изображена структурная схема следящего стохастического,интегратора.587468 Формула изобретения Р(х) аказ 136/37 Тираж 826 Подпи ЦНИИ лиал ППП Патент 1, г, Ужгород, ул, Проектная Интегратор работает следующим образом.В исходном состоянии счетчики 3 и б Находятся в нулевом положении. При включении интегратора на первый вход 5 блока 1 линейного кодирования поступа- . ет случайная последовательность импульсов, вероятность появления которых равна величине Р(х).Одновременно на вход суммирующего счетчика б поступа"1 О ют тактовые импульсы,На первом этапе фгрубогоф интегрирования суммируемые и...

Номер патента: 595749

Опубликовано: 28.02.1978

Автор: Шпилевский

МПК: G06F 7/58, G06F 7/64, G06F 7/70 ...

Метки: детерминированно-вероятностный, интегратор, цифровой

...в;од блоки третье)о детерминирован)ого приращения интеграла 13 Подключен ко входу второо детерминированного приращения 14, другоц вход подключен ко вхо ду независимой переменной 5, а выход под 59574950 55 60 бг ключсц к трстьсму входу блока полного приращения тттттстрст,ч;т 3. Однц вхоч блока вторых всроятностттых приращений интеграла 15 ттодклточсц ко входу цсзавилтмоц переменной 5, второй вход подключен ко входу первых вероятностных цриратцеций 16, третий вход подк;цочен ко входу вторых вероятностных приращений 17. а ттьтхоч подключен к выходу вторых вероятностных приращений 18. Первый вход блока третьих вероятностных приращений интеграла 19 подклточен ко входу вторых цероятцостцых прцращешш 17, второц вход подключен ко входу...

Номер патента: 681431

Опубликовано: 25.08.1979

Авторы: Федоров, Яковлев

МПК: G06F 17/17, G06F 7/64, G06F 7/70 ...

Метки: интегратор, следящий, стохастический

...сигнала логический нульНа чертеже представлена схема интегратора.Он содержит блок 1 распределения, ренерсивный счетчик 2, блок 3 сравнения, генератор 4 случайных чисел, вход 5 интегратора, выход 6 интегратора, источник 7 сигнала логический нуль, дополнительный старший разряд 8 реверсивного счетчика, дополнительный старший разряд 9 блока10 сраннения.Суммиоующий вход реверсивного счетчика 2 через блок 1 распределения подключен к входу 5 интегратора. Выходы реверсивного счетчика 2 15 соединены с нулевыми первыми входами блока 3 сравнения, вторые входы которого соединены с выходами генератора 4 случайных чисел. Выход дополнительного старшего разряда 8 20 реверсивного счетчика соединен с первым входом дополнительного старшего разряда 9...

Номер патента: 690494

Опубликовано: 05.10.1979

Авторы: Горская, Корчагин, Кравцов, Садомов, Хохлов

МПК: G06F 17/18, G06F 7/64

Метки: вероятностный, измеритель, мощности, спектра

...гн.рвого и второго преобразователей "код-вероятность" 2 и 6 соответственно.Блок памяти 8, сумматор 9, блок анализа. торя команд 10 и регистэ 7 составляют генератор косНусов. Интервал выборки значений ко. синуса задается ня регистре 7.1 Сриодьтгптость функции косинуса в интервалс 0 - ,л и симметричность ее относительно оси абсттттсс позволяет ограничиться для воспроизведения фуцкщц 1/4 длины волны и иметь М/4 очек ягн у.тента.Тяк ка:.; адрес блока 8 памяти однозначно связан с содеожимым, то для формировяттия адреса используется периодичность кода в сумматоре 9 и преобразование кода при переходе в ряэшщтЫс сегменты, соответствующие четвер. тям длтгцы волны. Пусть адрес из сумматора 9 формируется гп рязрядчым кодом, где гп =пт = осьМ....

Номер патента: 691871

Опубликовано: 15.10.1979

Автор: Скворцов

МПК: G06F 17/17, G06F 7/64

Метки: фильтр, цифровой

...через элемент И7 и обнуляющий делитель 9, на прямомвыходе которого устанавливается нулевойпотенциал, а единичный потенциал с инверсного выхода, поступая на вход элементаИ 5, разрешает прохождение импульсов отгенератора импульсов 4 на счетный входделителя 9, после заполнения которого завремя 1=К ТгдеК -коэффициент деления, определяющий верхнюю гра 40ничную частоту полосыпропускания,Т - период импульсов на выПходе генератора импульсов.45На прямом выходе делителя 9 появля-;ется единичный потенциал.При атом запускается одновибратор 3,выходной импульс которого обнуляет делитель 10, на инверсном выходе которо 50го устанавливается единичный потенциал.Если теперь на вход 11 поступает входной импульс, он пропускается цифровымфильтром,...

Номер патента: 744607

Опубликовано: 30.06.1980

Авторы: Авилова, Мельник

МПК: G06F 17/18, G06F 7/64, G06F 7/70 ...

Метки: интегратор, стохастический

...б на выход элемента 4 - формируется единичный символ последовательности х . Посколькув счетчике 5 при х=О не переключается ни один разряд, то остальныепоследовательности х, х, , хформируемые на выходах счетчика 5,имеют нулевые значения,Таким образом, единичные значенияпоследовательности с вероятностьюР(х)=Р(х)= 1:Р(х)=0,5=2 поступаютна вход элемента Зг.Единица послеДовательности х запрещает прохождение синхроимпульсана выход элемента 4 - формируетсянулевой символ последовательности хлПри этомединицами , поступающаяна счетный вход счетчика 5 вызываетв последнем переключении в единичноесостояние лишь одного из разрядов,например, (гп в . 1 + 1)-ого (1=1,в).Переключение (в+1)-ого разряда изнуля н единицу воспринимается импульсным входом...

Номер патента: 746549

Опубликовано: 05.07.1980

Авторы: Грачев, Костецкая, Федоровская

МПК: G06F 17/17, G06F 17/18, G06F 7/64 ...

Метки: сигналов, цифровой

...а первыйвыход накопителя соединен с входомцифроаналогового преобразователя, выход которого является вьа(одом устройства, содержит блок вычисления функций,содержащий три регистра, три сумма5 746 5 цифроаналогового преобразователя 5 череэ накопитель 4,Применение предложенного изобретения позволит значительно.сократить аппаМ рат 3 рный обьем устройства.5 формула изобретения Устройство для цифровой обработки 1 О сигналов, содержащее аналогоцифровой преобразователь, цифроаналоговый преобразователь, блок умножения, накопитель, запоминающий блок, первый выход которого соединен с первым входом бло О ка умножения, второй вход которого подключен к выходу аналого цифрового преобразователя, вход которого являет ся входом устройства, а первый...

Номер патента: 781823

Опубликовано: 23.11.1980

Авторы: Агизим, Горячева, Розенблат

МПК: G06F 17/17, G06F 7/64

Метки: исследуемого, сигнала, составляющих, спектральных, фазы

...блок7 вычитания.Выходы операционных регистров 1и 2 связаны со входами блока 4 сравнения, сумматора 3 и мультиплексора5, выход блока 4 сравнения - с уп-,равляющим нходом мультиплексора 5,выходы сумматора 3 и мультиплексора5 - соответственно с первьм и вторымвходами двухканального блока б логарифмирования, первый и второй выходыкоторого связаны с первым и вторыавходами блока 7 вычитания, являющегося выходом устройства в целом.Устройство работает следующим образом,Совместно нормализованные числаАщ и Вш 1 вводятся в операционныесдвиговые регйстры 1 и 2. Иа сумматоре 3 получается их сумма, после чего на нервом выходе блока б логарифмирования образуется логарифм суммы1 (к 1 4 В(к).Блок 4 сравнения, с помощью которого сравниваются й(к) и В(к),...

Номер патента: 783800

Опубликовано: 30.11.1980

Авторы: Ицкович, Казачков, Парижский, Шполянский

МПК: G06F 17/10, G06F 17/17, G06F 17/18 ...

Метки: коэффициентом, передачи, регулируемым, фильтр, цифровой

...блок 4 умножения, регистр 5 сдвига, блок б сравнения и интегратор 7, датчик 8 уровня выходного сигнала, коммутатор 9 выборок, коммутатор 10 коэффициентов, коммутатор 11 слагаемых, вход 12 управления, установочный вход 13, нулевой вход 14.Принцип работы цифрового Фильтра с регулируемым коэффициентом передачи заключается в следующем. Работа цифрового фильтра тактирована частотой квантования входного сигнала, В каждом такте цифровой фильтр принимает входной сигнал, вырабатывает вспомогательный входной сигнал и далее вспомогательный выходной сигнал, а затем и сам выходной сигнал. Для выполнения указанных трех этапов обработки коммутаторы 9, 10, 11 по командам, поступающим со входа 12;. управления, синхронно подключают к своему выходу...

Номер патента: 789998

Опубликовано: 23.12.1980

Авторы: Мельникова, Морозевич, Ярмолик

МПК: G06F 17/18, G06F 7/544, G06F 7/64, G06F 7/70 ...

Метки: интегратор, следящий, стохастический

...поступа ет на вход дешифратора б. По этому сигналу дешифратор б подключает выходы блока 1 линейного кодирования ко второму старшему разряду реверсивно" го счетчика 3. Начинается второй этап 6 Интегратор содержит блок 1 линейного кодирования, группу коммутаторов 2, реверсивный счетчик 3, блок 4 сравнения, суммйрующий счетчик 5, дешифратор б, генератор 7 случайных чисел. Первый выход 1 линейного кодирования соединен с первыми входами, а второй выход - со вторыми входами группы коммутаторов 2. Выходы коммутаторов группы 2 соединены с соответствующими выходами реверсивного счетчика 3, выходы которого соединены со вторыми входами блока 4 сравнения.Выходы генератора 7 случайных чисел соединены с первыми входами блока 4 сравнения. Выход...

Номер патента: 807325

Опубликовано: 23.02.1981

Авторы: Бельский, Пластун, Рябиков

МПК: G06F 7/64

Метки: знакапервой, производной

...суправляющим входом блока 4 сравнениякодов, подключенного информационными входами к выходам первого счетчика 5, соединенного поразряднымивходами с выходами элементов Идополнительной группы б, первые входы которых подключены к выходамвторого счетчика 7, а вторые входы -к второму выходу формирователя 1,подключенного третьим выходом кустановочноМУ входу счетчика 7. Счетные входы счетчиков 5 и 7 соединеныс выходом элемента И 3 и с первымвыходом переключателя 8,подключенноговторым выходом к второму входу элемента И 3, а входом - к выходу генератора 2 опорной частоты.Устройство для определения знакапервой производной работает следующимобразом,Формирователь 1 импульсов формирует по заднему Фронту каждого входного широтно-импульсного или...

Номер патента: 840859

Опубликовано: 23.06.1981

Автор: Брюхомицкий

МПК: G06F 7/58, G06F 7/64, G06F 7/70 ...

Метки: детерминированно-вероятностныйинтегратор

...подключен к первому входу интегратора.Другое отличие устройства состоит в томчто формирователь вероятностных приращений содержит генератор случайных чисел, блок сравнения кодов, регистр, элемент И и блок вероятностного умножения, входами формирователя вероятностных приращений являются соответственно входы регистра и первый вход блока вероятностного умножения, выходы разрядов числовой части регистра подключены к первой группе входов блока сравнения кодов, вторая группа входов которого сое-, динена с соответствующими разрядами генератора случайных чисел выход блока сравнения кодов соединен с первым входом элемента И, второй вход которого подключен к выходу знакового разряда регистра, выход элемента И . подключен ко второму входу блока...

Номер патента: 840901

Опубликовано: 23.06.1981

Авторы: Жабин, Корнейчук, Тарасенко, Щербина

МПК: G06F 7/64

Метки: вычисления, интегра-лов

...число 1, В регистре 8 и сумматоре 15 записаны нули.В, каждом -ом цикле на входные шины 5 каждого блока 2 поступает очередная цифра у числа а.; Х = У (т.е, численного значения в точке Х 1-го члена подынтегральной функции), а на входные шины б поступает очередная цифра х числа Х. В устройстве числа подаются на входные шины и формируются на выходных шинах последовательно, начиная со старших разрядов, в избыточном двоичном коде с цифрами -2, -1, О, +1, +2, причем единица на первой и второй шинах имеют вес соответственно 2 О и 2", а третья шина знаковая. При этом с выходов узла 4 на вход сумматора 7 поступает число, равное у Х + х1 3 5-1) где Х У- числа Х и У, представленные соответственно только 1 и 3-1 старшими цифрами. Это число...

Номер патента: 857987

Опубликовано: 23.08.1981

Авторы: Гузик, Криворучко

МПК: G06F 7/64

Метки: интегро-вычислительная, структура

...и группы 4/ триггеров поступают временные импульсы и управляющие потенциалы, обеспечивающие процесс вычислений.Начинается этап вычислений на первой итерации, в течение которого в узле 8 каждого решающего блока 7 производятся вычисления приращений интеграла для следующей итерации, Одновременно с выхода триггера 37 узла 21 поступает на управляющий вход счетчика 20 разрешающий сигнал, который разрешает суммирование, и первый временной импульс, соответствующий началу итерации, поступает с выхода распределителя 41 импульса узла 22 и перебрасывает счетчик 20 в состояние, равное единице.По окончании этапа вычислений на первой итерации последний временной импульс, соответствующий концу итерации, поступает с третьего выхода распределителя 41...

Номер патента: 860082

Опубликовано: 30.08.1981

Авторы: Брюхомицкий, Мельник

МПК: G06F 7/64, G06F 7/70

Метки: интегратор, стохастический

...входу 1 устройства, а прямой выход не подключен к блоку 3. Кроме того, дополнительный нулевой разряд не имеет блока 17 Формирования переноса. Поэтовму он не содержит элементов И 1011, 12, ИЛИ .13, 1 15 и элемента НЕ 16 . Вход 5 блока формирования переноса первого разряда подклю.чен к источнику постоянного сигналалогической единицы.Старший и-ый разряд не имеет блока 17 и формирования переноса элементов ИЛИ 13 н и 14 и входа 7 И, в силуэтого отпадает также необходимостьв элементе ИЛИ 15 н.Упоминаемый в формуле изобретенияиндекс порядкового номера разряда реверсивного счетчика К имеет следующие пределы изменения: 2,3 п,Устройство работает следующим образом,Перед началом процесса интегрирования в реверсивный счетчик заноситсяначальное...

Номер патента: 877535

Опубликовано: 30.10.1981

Авторы: Полин, Тимонин

МПК: G06F 7/64

Метки: анализатор, дифференциальный, цифровой

...переменной в цифровой код и выделение приращения этой величины. Накапливающие сумматоры 5 предназначены для образования новых значений направляющих косинусов, хранения их в течение шага интегрирования и выдачи их по сигналу блока управления. Преобразователи 6 и 6 предназначены для преобразования прямого кода направляющего косинуса в дополнительный. Причем преобразователи 6 осуществляют это преобразование, если знак направляющего косинуса и знак приращения независимой переменной отличается друг от друга, а блоки 6 - наоборот, когда знаки совпадают. Управление преобразователями кода осуществляется груп - пой элементов И, ИЛИ, НЕ, которые анализируют знаки сомножителей, Так, если знаки совпадают, то в блоках 6 на входе Ео...

Номер патента: 879586

Опубликовано: 07.11.1981

Авторы: Боюн, Козлов, Терещенко

МПК: G06F 7/64

Метки: интегратор, цифровой

...одно 795866разрядного сумматора. Осуществляется умножение на К разрядов множителя за счет введения в блок умножения буферного регистра. Верхний предел размера буферного регистра в битах определяется соотношениемгде Т - быстродействие П-разрядно"йпго сумматора;Т - быстродействие однораэрядноЕ)15 го сумматора.Буферный регистр 13 сотоит из двухразрядов. Два разряда множителя, находящиеся в регистре 13, считываютсяс него и поступают на блок элементов 20И-НЕ. Умножение осуществляется известным способом: умножение содержимого регистра множимого 14 на два разряда множителя. За время сложенияв сумматоре 16 в буферном регистренакапливается два новых разряда множителя.Регистр остатка 17 введен для повы"шения точности интегрирования,...

Номер патента: 898428

Опубликовано: 15.01.1982

Автор: Фесенко

МПК: G06F 7/64

Метки: дифференцирующе-сглаживающее

...а вторым входомк выходу первого преобразователя кодчастота, соединенного кодовым вхо" дом с выходом первого реверсивного счетчика, суммирующий и вычитающий входы которого подключены к выходам знакового переключателя, соединенно" го информационным входом с выходом и этого устройства явельно низкие точностьие при заранее огранине изменения выходногоФормула изобретения Составитель С. КазиноНедолуженко Техред,Л. Пекарь Корректор,й. По да каз 11950/65 Тираж 731 ВНИИПИ Государственного по делам изобретений 113035, Москва, И, Рауисное митета СССоткрытийкая наб.,"Патент", г. Ужгород, ул. Проектная фил 5 89842 ства технико-экономическая эффективность устройства, а именно повышение точности дифференцирования и быстродействия, по сравнению...

Номер патента: 903875

Опубликовано: 07.02.1982

Автор: Сивашев

МПК: G06F 7/64

Метки: интегратор, цифровой

...первый блок умножения 4,40вход 5 приращений переменной, второйсумматор 6 и второй регистр 7 остаткаинтеграла, первый элемент И 8, выходприращений интеграла 9, вход 1 0 остатка интеграла, препыпущего интегратора45по цепи поцынтегральной функции, соединенный с вторым блоком умножения1 1, третий сумматор 12 и третий регистр 13, второй эеэлемент И 14,вход 1 5 остатка интеграла предыдущегоинтегратора (по цепи переменной интегрирования), соединенный с третьим блокомумножения 16, четвертый сумматор 17,и четвертый регистр 18, третий элементИ 19 и выход 20 остатка интеграла для 55послЬпующих интеграторов,Интегратор работает следующим образом. 8 4Приращения поцынтегральной функциипоступают .на вход 3 и посредствомсумматора 1 образуют в регистре 2...

Номер патента: 920721

Опубликовано: 15.04.1982

Авторы: Гузик, Криворучко

МПК: G06F 7/64

Метки: интегратор, цифровой

...И 27,элемент НЕ 28, причем нулевой выход триггера 23 соединен со входомпервого элемента И 24, выход которого соединен с входом элемента ИЛИ 25и .через линию задержки 26 - с единичным входом триггера 23, единичнь 1 йвыход которого соединен со входомвторого элемента И 27 второй входкоторого соединен с выходом элемента НЕ 28, а выход - со вторым входом элемента ИЛИ 25, выход которого соединен с выходом преобразователя кода, первый вход преобразователя кода соединен со вторым входомпервого элемента И 24 и входом эле"мента НЕ 28, а второй вход преобразователя кода соединен с нулевымвходом триггера 23,Работает цифровой интеграторследующим образом.На входы 18 и 19 интегратора вкаждом шаге интегрирования подают"ся одноразрядные приращения...

Номер патента: 920722

Опубликовано: 15.04.1982

Автор: Воробель

МПК: G06F 7/64

Метки: дифференцирования, сигналов, частотно-импульсных

...выходам коммуатора 7, а выходом - ксуммирующему входу счетчика 2. Блок12 (фиг.1) может быть выполнен, например, на элементе 13 задержки,сумматоре 14 частот и вычитателе 15частот, Элемент 13 задержки подключен входом к выходу вычитателя 15,а выходом - к первому входу сумматора 14, выход которого является выходом блока 12 и соединен с первымвходом вычитателя 15, Вторые входысумматора 14 и вычитателя 15 являются входами блока 12, Другой вариант возможной реализации блока 12 4(Фиг,2) содержит сумматор 16 частот,элемен 1 17 задержки и вычитатель 18частот, выход которого является вы"ходом блока 12 и подключен черезэлемент 17 задержки к первому входусумма 1 ора 16. Выход сумматора 16соединен с первым входом вычитателя 18. Вторые входы сумматора...