G06F 7/64 — цифровые дифференциальные анализаторы, т.е. вычислительные устройства для дифференцирования, интегрирования или решения дифференциальных и интегральных уравнений с помощью импульсов, представляющих приращения; другие инкрементные вычислительные устройства для решения различных уравнений

Номер патента: 291216

Опубликовано: 01.01.1971

Авторы: Баев, Макаревич, Пудзенков, Ченко

МПК: G06F 7/64, G06J 1/02

Метки: вычислительное

...сремсццой.1(лапан 4 юл действием сигналов у;рд- ЛЕНП 51, НОС Г сцдОНИК но ВХОЛХс 5, ц 1)оцсесис С."Г 13 ЯРСГИСТР ОСТс 1 ТКОВ Чс 1 СТИЧЦЫС СУ.Ы, с 1 Тс 1 КЖС остатки функций цлц независимых перемеццы.х по окончании суммровация слагаемых урдвцеая,Регистр остатков 6 принимает, хранит и выдаст частичцье суммы слагаемых урдзцс.- ПИЙ, с 1 ТВКЖС ОСТДТКЦ фУНКЦИ Н ПСЗс)13 ИСИ 11 Х переменных.Информдц 1 я из ЗУ з вычислителыц)с устройство по входам 7- - 9 поступает нд какл )х ШаГЕ 1 ЕРЕД КаКД 1 э 31 Этстцо 1 ИНТСРИ 1 ЭОсНи 1, а по )ходх 10 - только перел цсрвымп э,янами.Формирователь рцращенийоткрыт сигналом цз УУ ЦИ;1 ца входе 11 только цд последних этапах каждого шага иГге р ровдция, начиная с момецта поязлсцця цд 31 хс):с сумматс;эа 12 сгдршцх...

Номер патента: 294157

Опубликовано: 01.01.1971

Авторы: Баев, Гондарев, Макаревич, Пудзенков

МПК: G06F 7/64

Метки: анализатор, дифференциальный, цифровой

...30 - 32 получаются неквантованные приращения направляющих косинусов, соответственно х 71 71 з 7(з,. Корректирующие блоки 33 - 35 предназначены для коррекции неквантовацных приращений направленных косинусов, вычисленныхна данном шаге интегрирования, путем ихсложения с хранимыми в этих блоках остатками тех прирашений направляющих косинусов, которые были вычислены и скорректированы на предыдущем шаге интегрирования.Каждый корректирующий блок состоит цздвухвходового сумматора последовательногодействия и блока запоминающих ячеек, аналогичного блокам 1 - 3. Запоминающие ячейки блоков 33 - 35 используются в качестве1 с,-регистров.Выходы сумматоров 30 - 32 соединены совходами сумматоров блоков 33 - 35 соответственно. Вторые входы этих...

Номер патента: 295285

Опубликовано: 01.01.1971

Авторы: Анри, Иностранцы, Сосьете, Франци

МПК: G06F 7/64

Метки: интегратором, цифровым

...7, а вторые входы - к исгочнику 8 импульсов стабильной частоты. Триггер 7 управляет вентилем 9, подключенным к преобразователю 2. Источник напряжецця 1 вырабатывает сигнал, преобразуемый в частоту преобразователем 2. В положении покоя преобразователь 2 генерирует некоторую опорную часто 5 ту, значение которой подсчитывается счетчиком 3 за определенный отрезок времени,В конце заданного отрезка времени счетчик 3возвращается в нулевое положение импульсом с выхода источника 8 опорной частоты.0 Емкость счетчика 3 подобрана таким образом, что значение указанной опорной частотывводится в счетчик 3 в виде нескольких едцц.Если опорная частота остается неизменной,5 счетчик регистрирует значение этой частоты,ц никакого переполнения це...

Номер патента: 301717

Опубликовано: 01.01.1971

Авторы: Аристов, Аристова

МПК: G06F 7/64

Метки: патемш-техкегкаябиблиотека

...завершить вычисление у", аи переслать его в согласующий регистр по кодовой шине 12 числа. В начале (1+1)-го шага в блок вычисления и коррекции интеграла поступают параллельно в последовательном коде числа из согласующего регистра и из блока динамических регистров:, (й) и у(й) 2 1 а йй) и з) в котором вычисляются произведения а, на соответствующую разность для -го шага с записью резулвжаФад в блок динамических регистров. с.Кроме того, в блоке вычисления и коррекции интеграла вычисляется проэкстраполированная на шаг разность Лу";.и величина корректирующей добавки 9 Лу", -М, эквивалентная уточнению по интерполяционной формуле для -го шага.Результат суммирования этих двух величин с последующим из блока динамических регистров значением (п...

Номер патента: 304596

Опубликовано: 01.01.1971

МПК: G06F 7/64, G06G 7/18

Метки: благов, яатентно-гехййесядбиблиотекаи

...Эти счетчикиимеют одинаковую емкость, величина которой определяется задаваемой степенью дискретности, причем при работе устройства счетчик 4 выдает импульсы с частотой, обратно пропор циональной емкости счетчика.В результате импульс на выходе счетчика 5,сдвигается по времени по отношению к выходному импульсу счетчика 4, причем величина этого сдвига пропорциональна количест ву импульсов, поданных,с датчика частоты 2Заказ 1783/14 Изд740 Тираж 473ЦНИИПИ Комитета по делам изобретений и открытий при Совете МиниМосква, Ж, Раушскаи паб., д. 4(5 одписн ов ССС ипографил, пр. Сапунова, 2 на блок запрета 3, т. е.,первому .интегралу измеряемой функции.Триггер б запускается импульсом с выхода счетчика 4 и возвращается в исходное состояние...

Номер патента: 308440

Опубликовано: 01.01.1971

Автор: Добрыдень

МПК: G06F 7/64

Метки: пашико-теккйе-канбибл40-е

...У, ех;Л;у/ =ех;Л;у,и 5, управляющие входы которых соединены с выходом элемента Ц 22,Если Л,у)О, то в течение тЛ на суммирующий вход + реверсивного счетчика импульсов 10 с выхода преобразователя 1 через 5 ключ 2, элемент ИЛИ 8 и схему синхронизации 9 поступит число импульсовУ," = (,+ах,)тЛгде х; - среднее значение х в течение тЛ,ф 10 а на его вычитающий вход-с выхода генератора эталонной частоты через открытый ключ 4, элемент ИЛИ 7 и схему синхронизации 9 поступит число импульсов15У, - = 1 отЛ,. Таким образом, приращение содержимого счетчика 10 за время Т (фактически счет ведется в течение тЛа остальное время Т - тЛ может быть использовано, например, для считывания содержимого счетчика 10) составитф= 1 Ч " - У: Л хД = СХДгу (8) где...

Номер патента: 315378

Опубликовано: 01.01.1971

Авторы: Анри, Иностранна, Иностранцы

МПК: G06F 7/64

Метки: запуска, иптегрирующих, устройств, цифровых

...и в конце этого интервала времени, триггер9 изменяет свое состояние. Затем импульсыподсчитываются за следующий интервал времени, равный предыдущему, счетчиком 7,Разность между числом импульсов независимо от того, является ли она положительнойили отрицательной, обрабатывается счетчиком 8 заданной емкости.Если счетчик 8 не заполнен, то получаетсяпросто сдвиг входного сигнала и не возникаетимпульса переполнения счетчика. Если емкость счетчика 8 переполнена, то возникаетимпульс переполнения, который изменяет состояние триггера 11, вследствие чего отпирается вентиль 5 и начинается интегрирование сигнала за время его спадания.Часы 10 возвращают в нулевое положениеразличные счетчики, а в состояние покоя -триггер 11 перед новым...

Номер патента: 317079

Опубликовано: 01.01.1971

Автор: Гарбузов

МПК: G06F 7/64

Метки: интегратор, цифровой

...3 и 4 не будет выдано ни одного импульса лишь в том случае, когда делитель 2, находится в режиме обратного счета, поскольку ни один триггер делителя не будет переходить из состояния 1 в О. Аналогично, если делитель 2 находится в состоянии 111, то с приходом импульса бх и нахождении делителя 2 в режиме прямого счета на схемы связи регистра и делителя 3 и 4 также не будет выдано ни одного импульса.Для того, чтобы обеспечить выдачу импульсов ца схемы регистра и делителя 3 и 4 при поступлении импульса ца любой вход схемы связи 17 (на ее выходе обязательно появляется импульс Лх, если поступает импульс на какоц-либо из ее входов) независимо от состояния делителя 2, в нем предусмотрена схема связи 19. Эта схема фиксирует состояние всех...

Номер патента: 332475

Опубликовано: 01.01.1972

Авторы: Барабанов, Гондарев, Макаревич

МПК: G06F 7/64

Метки: h"rio, в.с, интеграторi, соознаяj, цифровой

...что вбольшинстве случаев можно значительно уменьшить накопленную методическую погрешность метода прямоугольников.На чертеже представлена блок-схема по- ЗО следовательного цифрового интегратора, где332475 31 - вход приращений подынтегральной функции; 2 - входное устройство; 3, 4 - сумматоры; б, б - регистры подынтегральной функции и остатка; 7 - триггеры; 8 - 10 - схемы совпадений; 11 - схема сборки; 12 - устройство умножения; 18 - вход импульса начала шага интегрирования; 14 - вход приращений переменной интегрирования; 1 б - входное устройство; 1 б - выход интегратора;17 - переключатель.Предлагаемая схема цифрового интегратора по своей структуре и принципу работы объединяет в себе с помощью переключателя 17 две известные схемы...

Номер патента: 336663

Опубликовано: 01.01.1972

Авторы: Клименко, Чернухин

МПК: G06F 7/64

Метки: ввода, широтно-импульсно

...узла 9 разности кодов соединен со счегчиком 2 импульсов, знаковый выход 13 этого же узла соединен со знаковым входом блока 3 ввода информации. На вход 14 блока 3 поступает импульс опроса (ИО), разрешающий запись ицформации из счетчика 2 импульсов в регистр подынтегральной функции (РПФ) интегратора 4.Блок 3 ввода информации представляет собой устройство, позволяющес с приходом импульса опроса вводить знак и содержимое счетчика 2 импульсов в регистр подынтегральцой фуцкции интегратора 4 в .прямом или обратном коде, На выходе 15 интегратора 4 появляется поток приращений входного ШИМ- модулированного сиг гала.Некоторые временные соотношения процесса преобразования ШИМ-сигналов представлены на временной диаграмме (фиг, 2), где приняты...

Номер патента: 344458

Опубликовано: 01.01.1972

Авторы: Кубинцев, Ракитин

МПК: G06F 7/64, G06F 7/70

Метки: интегратор, стохастический

...конструкцшо интегратора, повышает его стоимость.Цель изобретения - упрощение стохастического интегратора.Цель достигается тем, что в предлагаемоминтеграторе многоразрядный датчик равномерно распределенных чисел заменен датчиком квазинезависимых случайных чисел на 25основе одного одноразрядного датчика, подключенного ко входу суммирующего счетчика, а схема сравнения (блок преобразования)выполнена в виде набора импульсно-потенциальных вентилей, количество которы.; рав реверсивногоы которых подИ.ображена блок-схема пред- тора,оит из реверсивного п-раз, суммирующего (простого)счетчика 2, группы имьных вентилей 3 - 3-ь тенциальными входами к вного счетчика, а импульсам простого счетчика, вы, вход которого соединен 4 ИЛИ. Выходы вентилей...

Номер патента: 349998

Опубликовано: 01.01.1972

Авторы: Ганитулин, Ерофеев, Фуженков

МПК: G06F 7/64

Метки: выделения, приращений

...приращения ЬГ.Сначала в узле 10 определяется прибли. женное значеиие приращения ЬЛ путем выделения из,кода Р целой части. Это выделение осуществляется старшей единицей аода 5. Затем приближенное значение частного ЬЛ;и групппа старших разрядов кода 5, формируемая в узле 7, поступаютнавходы ПЗУ 9, которое,каждой комоинацией входных величион приводит в соответствие точное значение многоразря 1 дного приращения Ь Л. Количестно старших разрядов:в группе кода 5 определяется принятым диапазоном ыногоразрядных приращений ЬЛ. Поскольку коды Р и 5 являются последовательными, формирование приближенного значения приращения ЬЛ происходит в процессе поступления кодов в устройство, Каждая единица в коде Р и коде 5 приводит к изменению прежнего текущего...

Номер патента: 351228

Опубликовано: 01.01.1972

МПК: G06F 7/64

Метки: 351228

...дополнительный сумматор, один вход, которого подключен к регистру остатка, другой 1 через линию задержками - к схеме умножения, а выход - к входу выходного у сто ой сто а.Схема интегратора, показана на чертеже, Схема состоит из сумматоров 1 и 2, дополнительного сумматора 3, регистра 4 подынтегральнои фу 1 нкции у; и,оостатка д, схемы б умножени шаг интегрирования).Приращение (равное +1, О, -У(увходе 9 сдвигается на 1. разрядов и20 пает яа сумматор 1, Здесь оно складысо значением подьонтегральной функципоступающим из регистра 4, и новоение у; перезаписывается в этот же рКроме того д;,поступает на схемуумножается на приращение переменидихттегрированияна входе 10. ПолуЛхЛУзначениеподается на сумматорыЗЯ 228 Предмет изобретения Составитель...

Номер патента: 355618

Опубликовано: 01.01.1972

Автор: Мельников

МПК: G06F 7/64

Метки: дифференцирования

...устройстве, а затем продифференцировать.В предлагаемом устройстве эти операции производятся одними узлами. Это упрощает устройство и достигается тем, что в нем применены три последовательно включенных управляемых делителя. При этом входы счетчиков делителей подключены к общему управляющему счетчику. На чертеже представлена схема устро Устройство содержит генератор опорн стоты 1; схемы запрета 2 - б; триггер б чики 7 - 11; делитель 12 и счетчик рез та 13.Устройство работает следующим обр На входы счетчика 7 поступает до тельный код прямой величины Х. На с б поступает сигнал Запуск и ывает схему запрета 2. Имтора 1 поступают на вход счетлителя 12. С помощью счетчикакод Х преобразуется во вре 1 л Т=Т,К,Х (где То= пео я импульсов с...

Номер патента: 355631

Опубликовано: 01.01.1972

Авторы: Алексенко, Глухов, Каль, Макаревич, Мышл

МПК: G06F 7/64

Метки: блок, дифференциального, решающий, цифрового

...напряжении Ь, на входе управления 2 коммутатор 12 пропускает на вход сумматора 13 информацию непосредственно с выхода схемы 8, а,при напряжении с 1, - эту же информацию, задержанную на один такт элементом задержки 11, Схема 14 осуществляет стирание начального импульса числа, поступающего с выхода сумматора 13 на выход 1 б субсистемы,Вторая специальная субсистема построена на основе логического блока масштабного интегратора, в состав которого входят схемы 25 восстановления знака остатка интеграла, множительное устройство 28, сумматор для полного остатка интеграла 27 и схемы 30 выделения приращения интеграла. В этот блок введены дополнительные схемы: сумматор 2 б, схема 29 блокировки передачи знака числа и выходной коммутатор 31, а схема...

Номер патента: 357570

Опубликовано: 01.01.1972

Авторы: Гондарев, Макаревич

МПК: G06F 7/64, G06F 7/70

Метки: интегратор, цифровой

...схема цифрового ицтсгратора по своей структуре и принципу работь,обьедицяст в себе с помощью стохдстцческо 30 го переключателя две известные схемы ццф357570 где /г - шаг интегрирования. Составитель Э. СечинаТекред Л. Куклина Корректор Л. Васильева Редактор И. Орлова Заказ 3926/4 Изд Ъо 623 Тираж 406 Подписное ЦНИИПИ Комитета по делам изобретений и открытий прп Совете Министров СССР Москва, Ж, Рауи 1 скаи иаб., д. 4/5 Типография, пр. Сапунова, 2 ровых интеграторов, работающих по методу прямоугольников с недостатком и с избытком. На входы 4 и 7 интегратора в каждом шаге интегрирования подаются приращения ЛУ и ЛХ подицтегральной функции и пере ме 1 шой интсгрнровяшгя соответственно, Во входном блоке 8 приращения ЛУ...

Номер патента: 387395

Опубликовано: 01.01.1973

Автор: Авторы

МПК: G06F 7/64

Метки: анализатор, дифференциальный, цифровой

...соответственно на выходы 18, 19, 20, если текущая иноформации, поступающая соответственно на управляющие входы 10, 12 и И имеет отрицательный знак. Если же текущая информация имеет положительный знак, то на выходы 18, 19, 20 проходят коды с выходов преобразователей кодов 21, 22 и 23, Последовательные коды направляющих косинусов, начиная со средних разрядов ячеек, проходят выходы 24, 25 и 2 б с выходов запоминающих ячеек соответственно блоков 1, 2 и 3, если текущая информация, поступающая соответственно на управляющие входы 9, 11, 14 положительного знака. Если же текущая информация отрицательного знака, то на выходы 24, 25 и 2 б проходят коды с выходов преобразователей кодов 21, 22 и 23.Преобразователи кодов 21 - 23...

Номер патента: 388277

Опубликовано: 01.01.1973

МПК: G06F 7/64

Метки: интегратор, цифровой

...разбиением й-разрядногореверсивного счетчика на т групп, триггерыкаждой из групп управляют по потенциальКным входам работой - -разрядных двоичных умножителей, на импульсные входы которых с делителя частоты (количество разряКдов в нем сокращено от Й до - , т. е, в ттРо Ро Рораз) поступают опорные частоты - , - - ,2 л а выходные сигналы каждого из которых че 5 рез - -разрядные делители суммируются сКтвыходным сигналом последующего,(к к) 6В результате увеличения в 2 " раз младшей опорной частоты двоичного умно(к- - )Кжителя в 2 " раза возрастает частота опроса триггеров регистра подынтеграль 3882774ной функции, что приводит к повышениюточности перехода от формулы (3) к формуле (4), т. е. численное интегрирование идет сболее мелким...

Номер патента: 388278

Опубликовано: 01.01.1973

Авторы: Скролис, Чернухин

МПК: G06F 7/64

Метки: интегратор, интегрирующей, коммутацией, параллельной, цифровой, электронной

...сумм на выходе второго накапливающего сумматора (столбец 16), В столбце 17 показан код коррекции переданных старших разрядов приращения. Этот код может принимать три значения +1; О; - 1.Работает интегратор так, что вычисление приращения интеграла и передача этого приращения в другие интеграторы совмещены во времени. Это достигается путем такой организации вычислительного процесса, когда получение полного значения приращения интеграла осуществляется за несколько циклов, в каждом из которых определяется новая пара разрядов приращения и одновременно передается в другие интеграторы пара, вычислен 5 10 15 20 25 30 35 40 45 50 у 60 65 ная в предыдущем цикле. В связи с этим под полным шатом и 1;тегрпрованя поилмается процесс формирования и...

Номер патента: 397906

Опубликовано: 01.01.1973

Авторы: Скролис, Чернухин

МПК: G06F 7/64

Метки: интегрирующее, квазиобратииое, точечное, цифровое

...выходы двух интеграторов соединены соответственно с первым и вторым вспомогательным входами первого и и-ного квазиобратимых сумматоров, а выходы и - 1-го интегратора подключены соответственно к первым и вторым вспомогательным входам каждого последующего и предыдущего по номеру квазиобратимого сумматора. раооты к-го сумматора для тотегратора в общем случае запись ующпм образом:каз 743 г 2457 Изд. М 989 Ц 1.1 ИИПИ Государственного по делам пзоб Москва, Ж-З 5, Тираж 647омитета Совета Министроветений и открытийачшскан наб д 4/5 ип. Харьк. фил. пред. Патент где Яг - остаточный член разложенияфункции у=у(1) в ряд Тейлорав точке к;т - число членов разложения;Ьг, - шаг разложения в точке.к.При заданных любых т+2 слагаемых вприведенных...

Номер патента: 398983

Опубликовано: 01.01.1973

Автор: Авторы

МПК: G06F 7/64

Метки: интегрирующая, однородная, структура, цифровая

...выдавать приращения +Л 5, - Л 5 или О, Приращения +Л 5 выдаются по выходным шинам 2, приращения - Л 5 по выходным шинам 8, а нулевому приращению соответствует отсутствие значащих приращений на указанных шинах.С первым тактом новой итерации по управляющей шине 4 из блока управления 5 выдается сигнал разрешения длительностью Т(2 (где Т - длительность итерации) вентилям б на отправление в каналы связи положительных приращений и вентилям 9 - на прием этих приращений. При этом значащие приращения через схемы ИЛИ 8, блок коммутации 7 и открытые вентили 9 устанавливают триггеры 10 в единичные состояния. Блок коммутации должен быть таким, чтобы самый длинный из возможных каналов связи производил задержку информации на время, меньшее Т 12....

Номер патента: 399860

Опубликовано: 01.01.1973

Авторы: Лебедев, Тарасов

МПК: G06F 7/64

Метки: i5jti, vpniptpf, гч, ччг

...в системах с постоянным тком изме)снпя, 11 рп обааботкс частотных сигналов в 10 диапазоне до 5 кгц бтистродс 1 ствц подобных устройств мало.Цель изобретения - повысить быстродействиеие устройства и расширить область его применения, 15Для втого в устройство дополнительно введены блок возведения входной частоты в куб, управляемый вентиль и счетчик результата, причем входы блока выделения разности и блока возведения входной частоты в куб объ сдинсны; выход блока выделения разности периодов соединен с управляющим входом вентиля, а выход блока возведения входной частоты в куб через управляющий вентиль подключен ко входу счстчика результата. 25Блок-схема предлагаемого устропства приведена па чертеже.Устройство содержит блок 1 выделения...

Номер патента: 409248

Опубликовано: 01.01.1973

МПК: G06F 7/64

Метки: интегратор, цифровой

...оператор выделения остатка;остаток от предыдущего шага интегрирования;квантовапные экстраполированные значения приращений подынтегральной функции и пере. менной интегрирования;вектор начальных условий. 5 10 15 20 25 30 35 40 45 50 4Переменные и приращения, отмеченные сверху чертой, представляют собой квантованные значения соответствующих величин.На первом этапе вычисление осуществляется в соответствии с простейшей экстраполяционной формулой численного интегрирования по Стилтьесу. Формируется новое значение подынтегральной функции путем сложения на сумматоре б приращения, поступившего из регистра 2 через ключ 8, открытый потенциалом, попадающим на вход 18, на вход сумматора б, и старое значение функции, снимаемое с регистра 4...

Номер патента: 369590

Опубликовано: 01.01.1973

Автор: Авторы

МПК: G06F 7/64

Метки: интегратор, цифровой

...одновременное умножение приращения 7 у находящегосяв первом регистре множимого 2, на приращение 7 д находящееся во втором регистре множителя 5, и приращения 7 ур находящегося во втором регистре множимого 4,на приращение 7 у находящееся в первом регистре множителя 3.Получение произведенияП - С 7 уР 7 у,происходит следующим образом,В соответствии с кодом, записанным в т младших разрядах второго регистра множителя б, приращение у,+, находящееся в первом регистре множимого 2, через вентили б умножения первого сумматора 7 и промежуточный регистр первого сумматора передается в сумматор прямым или обратным кодом или со сдвигом влево. Затем приращение 7 у находящееся во втором регистре множителя 5, сдвигается на т разрядов вправо,...

Номер патента: 374634

Опубликовано: 01.01.1973

Автор: Гарцуев

МПК: G06F 7/64

Метки: аппроксимации, кода, приращения

...условий.Рассмотрим случай, когда необходимо получить начинающуюся с нуля плавную кривуюотработки начальных условий. Используем вкачестве узла программного формированияквантов реверсивный счетчик.На входы триггера 3 канала по шинам 1 и 2поступают последовательно разряд за разрядом коды приращения (Р) и масштабного коэффициента (5). Положим, что численное значение кода Рс= 1,3, а кода 5=0. В началекаждой итерации на счетчик 7 из запоминающего устройства вызывается код номера разряда единицы предыдущего кванта (цепи переписи кодов из ЗУ на черт. не показаны).При начальной итерации счетчик 7 и триггер 12 находятся в нулевом состоянии, тем самым возбуждена шина 14 увеличения величины кванта и счетчик подготовлен к суммированию входных...

Номер патента: 382103

Опубликовано: 01.01.1973

Автор: Кирий

МПК: G06F 7/64, G06F 7/70

Метки: интегратор, стахостический

...образуется как логическая схема произведения элементарных событий.; (х,); о 0,1 (х,); ( (х,) Е 0,1 ; Е О,1 вероятностью 1,=1 6=1 й х всегда ала к рим) = 1 у (х) ( (х) дх.оПутем дискретизации перемензможен переход от этого инте е. (Очевидно, что нри этом доеделенная, наперед задаваемая= ХМ)х,)Ьх. (И женин величину 1(х,) Лх=(1 Р(х) тривать как некоторый закон, распределяются значения функ382103 Составитель Э. Сечннааедактор В. Костылев Техрсд Е. Борисова Корр екто сильевадписное Тираж 647Совета Министров Си открытийя наб., д. 4/5 Изд. М 1505 дарственного комитет но делам изобретенийМосква, Ж, Раушска аказ 3070/16ЙНИИПИ Го ипография, пр. Сапунов Потоки у являются несовместными, т. к.Ргр(х;= - 1, отсюда получается простая схе 1ма...

Номер патента: 414603

Опубликовано: 05.02.1974

МПК: G06F 17/18, G06F 7/64

Метки: 414603

...образом.5 После каждого очередного периода ацалого-ццфрового преобразования время-цмпульсиое преобразование задерживдетсл ца случайный времеццый ицтервал времени. Прц этом получаетсл, то квацтующце импульсы 10 могут выпасть с равцой веролтцостью в любой точке шага квацтоваццл Л. В этом слу- ае оцибка ацалого-цифрового преобразовацил становится случайной величиной с нуле- взл математическим ожцдацце; ц макси.15 мальцой велцчццой Л.А так как прц длительном ицтегрцровацципроизводится многократное аналого-цифровое преобразовацпе мгцовешых зцачецш интегрируемой фуцкццц, то случагцая погреш цость аналого-цифрового преобразовациямецьшаетсл в соответствии с знаком больших чиселрцодов аналого-цифрового преобразованя 1 за )о же время...

Номер патента: 415676

Опубликовано: 15.02.1974

Авторы: Балашов, Дауд, Ленинградский

МПК: G06F 7/64

Метки: анализатор, дифференциальный, цифровой

...принципа в ЗУ и последовательного принципа в блоке интегрирования п 1 риводит к необходимости,преобразования кодов в двух сдвиговых регистрах.Устройство вывода обеспечивает вывод результатов на печатающий механизм или построение графиков на бумажной ленте.Устройство управления определяет длительность одной итерации, соблюдает очередность выдачи информации из наборного поля, осуществляет распределение времени по интеграторам в пределах итераций и производит управление вводом и выводом. Недостатком является большое количество разнородного оборудования и сложная структура ЗУ переполнения.Целью предлагаемого изобретения является значительное сокращение оборудования, повышение надежности системы и достижение однородности...

Номер патента: 419890

Опубликовано: 15.03.1974

Авторы: Никифоров, Паламарюк

МПК: G06F 17/17, G06F 7/64

Метки: дифференцирующе-сглаживающее

...ВХОДНОЕ ВОЗДЕЙСТВИЕ Рвх линейно-изменяющейся величиной Рвых находится из выражения:- т, - те + В (Т 2 - Т,). (5) При задании входного сигнала Рвх(1) в виде номинала второй степени Рвх(1) =: - с 12; Т,В с (Т, е- Те е) +По окончании переходных процессов в первых двух случаях выходной сигнал точно соответствует теоретической величине, а в третьем - появляется постоянная методическая погрешность, пропорциональная второй производной сигнала, т, е. устройство обладает методической погрешностью;Ррв,с, вх- 2пропорциональной сумме высших производных входного сигнала, умноженных на коэффициент тзависящий от параметров частотно-импульсных следящих систем 3, 4.Для определения трансформированной погрешности устройства рассмотрим его реакцию Рвых...

Номер патента: 424144

Опубликовано: 15.04.1974

МПК: G06F 17/10, G06F 7/64

Метки: дифференцирующее

...счетчик 1, двоичный умножитель 2, делитель частоты 3, генератор 4 опорной частоты, вычитающий блок 5, схему сборки 6, частотно-импульсный умножитель 7, знаковый триггер 8.Дифференцирующее устройство работаетследующим образом.5 При поступлении частоты Р,.1 Ц на положительный вход вычитающего блока 5 на выходе его появляется разностный сигнал Р 1, который умножается в К раз, где К - коэффициент умножения частотно-импульсного ум ножителя 7. Умноженный сигнал Р, поступает на выход дифференцирующего устройства и на вход реверсивного счетчика 1. Сигнал Р, интегрируется и на выходе двоичного умножителя 2 образуется частота Р, , 15 пропорциональная коду реверсивного счетчика 1.Эта частота поступает на отрицательныйвход вычитающего блока 5,...