Цифровой интегратор

дифМа 4,УДАРСТЭЕННЫЙ КОМИТЕТ ССС ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ СВИДЕТЕЛЬСТВУ юл. У 1 нергетический инсти(72) ВН,Денисьев (53) 681.32 (088.8) (56) Данчеев В.П. Ци вычислительные устро Энергия, 1976, с20Неслуховский К.С. ференциальные анализ шиностроение, 1968,(54) ЦИФРОВОЙ ИНТЕГРАТОР(57) Изобретение относится к областвычислительной техники и может бытьиспользовано для вычисления элементарных функций, Целью изобретенияявляется повьапение точности, Указанная цель достигается тем, что в интегратор, содержащий блок 1 вычисления интеграла, сумматор 4 приращениподынтегральной функции, регистр 6подынтегральной функции, триггер 7,элемент И 8 и счетчик 9 приращенийинтеграла, введены два сумматора поправок 2, 3, регистр 5 поправок исчетчик 10 поправок. 1 з,п. ф-лы,3 ил081 35 40 45 1 1365Изобретение относится к автоматике и информационно-измерительной тех) нике и предназначается для цифровой обработки информации.ЬЦель изобретения - повышение точности,На фиг. 1 представлена структураинтегратора, на фиг, 2 и 3 - графики,поясняющие процесс вычислений попранок,Цифровой интегратор (фиг. 1) содержит блок 1 вычисления интеграла,первый 2 и второй 3 сумматоры поправок, сумматор 4 приращений подынтегральной функции, регистр 5 поправок,регистр 6 подынтегральной функции,триггер 7, элемент И 8, счетчик 9приращений интеграла, счетчик 10 поправок, входы 11 приращений подынтегральной функции, первый вход 12 поправки, вход 13 приращений аргумента,второй 14, третий 15 и четнертый 16входы поправок, выходы 17 интеграла,выходы 18-21 поправок с первого по 25четвертый.Устройство работает следующим образом,В отличии от известного оно реализует по формуле трапеций не интеграл 30Стилтьеса, а интеграл Римана, т,е,действует и соответствии с уравнениями+иинтеграла и подынтегральнойфункции на рассматриваемомучастке интегрирования, 50причем 1 у , =у . -уВ (1) входит в общем случае неизвестное перед началом вычисления1 2;., значение приращения подынтегральной функции (1 у. ). Поэтому длявычисления з 2; нужно либо организовать некоторый интерационный процесс,либо использовать экстраполяцию значения,1 у+1 на основе информации о приращениях функции в предыдущих точках, те. ву; ) г =.О, 1, 2,В известном устройстве используется именно второй способ, для чего требуется специальное устройство (экстраполятор приращений) и на начальном участке работы нужно каким-то образом получать как минимум два значения йу, и В у;,) так как они неизвестны. Это усложняет работу с цифровым интегратором. В предлагаемом устройстве экстраполятор приращений не используется, а получающаяся вследствие этого погрешность интегрирования компен- ) сируется путем введения соответствующих связей. Причем предполагается,что на каждый цифровой интегратор в структуре, реализующей требуемую функциональную зависимость) подается не более одного приращения подынтегральной функции (т,е. интегрирующая структура не содержит сумматоров выходных приращений интеграторов). Практически этого достаточно для вычисления большинства элементарных функций,Чтобы оценить образующуюся при этом погрешность экстраполяции, рассмотрим достаточно очевидный, итерационный процесс вычисления д 2; происходящий в соответстнии с системой уравнений:(2)д у 1:д 2 7-1+ )Ф где индексом 3 обозначим номер итерации (3 = 1, 2, 3,), индекс 1 с обозначает цифровой интегратор, выходкоторого является входом приращения.подынтегральной функции рассматриваемого интегратора, й 2 - квантованноеприращение й 2,В этом случае итерационный процесс идет следующим образом.Первый шаг: для всех цифровых интеграторов принимается зу; = 0 и всоответствии с формулой (1) вырабатываются квантованные приращения вы -ходного интеграла д 2;,Второй шаг: Пу,. = 12, На выходе всех цифровых интеграторов вструктуре появляется уточненное при - 7ращение интеграла 3 2;)етий шагу 2;, Л;.1-й шагу - 713650 10 15 20 25 5должен добавляться (суммироватьсяили вычитаться в зависимости от изменения модуля у(С) квант приращения,компенсирующего Р ). Этот поток при"Ит5ращений можно снимать с выхода переноса р-го разряда счетчика 9,Аналогично из (8) получают соотношение дl, =2 " /3 зС,1 У"о+РРПоложив I,Р =2 з = 2, имеюту=32 Последовательность приращений, компенсирующих, можно сниматьЦ фс того же выхода переноса счетчика 9, но она должна делиться на 3, что лучше всего сделать с помощью двух- разрядного двоичного счетчика 10 с коэффициентом пересчета, равным 3. Знак получаемых приращений определяется кривизной (выпуклостью или вогнутостью) подынтегральной функции интегратора. Структура интегратора (фиг. 1) характеризуется тем, что все разряды подынтегральной функции (реализуемой в накапливающем сумматоре 1) делятся на р старших и и-р младших. За интервал времени за=2 приращение интеграРла от старших разрядов подынтеграль/-1да содержит целое число квантов, а значение старших разрядов накапливающего сумматора 1 представляют собой основную часть приращений интеграла, 4 О Уточнение приращения интеграла производится эа счет суммирования и последующего квантования всех поправок в сумматоре 3, сигнал переноса с которого и являются результирующей кван тованной поправкой к приращению интеграла от старших разрядов подынтегральной функции. Считывание старших разрядов со счетчика 9 фактически представляет собой основную часть первой итерации описанного итерационного процесса, оставшаяся часть которой (формирование приращения интеграла от младших разрядов подынтегральной функции) реализуется во время второй итерации с помощью сумматора 2, выход переноса с которого наряду с поправками от погрешности итерационного процесса и формулы интегрирова 816ния является квантованной поправкойк основному приращению интеграла,Таким образом, цифровой интегратор (фнг. 1) функционирует следующимобразом.При нулевом потенциале на синхровходе 4осуществляется суммированиевсех значений в сумматорах 2-4 и запись сигнала переноса с последнего втриггере 7. По переднему фронту дспроисходит запись содержимого сумматоров 3 и 4 в регистры 5 и 6, черезэлемент И 8 содержимое триггерадобавляется в р-разрядный счетчик 9Выход переноса с младшего разрядасчетчика 9 формирует поправки итерационного процесса и погрешности формулы трапеций. Таким образом, в единичном полутакте сигнала дс в регистр6 устанавливается значение подынтегральной функции у а в нулевомполутакте с помощью сумматоров 2 и 3формируется поправка к приращениюинтеграла, основное значение которогоснимается с разрядов счетчика 9,Выходы 17 и 19 являются выходамиприращения интеграла. Приращенияподынтегральной функции поступают подвум входам 11 и 12, причем по первому - основное р-разрядное значение,а по второму - одноразрядная без учета знака поправка. Р-разрядный вход13 и одноразрядный 14 с помощью сумматоров 2 и 3 и регистра 5 осуществляет работу устройства по формулетрапеций (1) беэ учета погрешностиитерационного процесса. Входу 14 соответствует выход 18 с сумматора 2,осуществляющего выработку квантованной поправки приращения интеграла отмладших разрядов подынтегральной функции,Квантованная поправка итерационного процесса с выхода 20 в случае необходимости подается на вход 15, апоправка погрешности формулы трапеций с выхода 21 - на вход 16,формула изобретения 1, Цифровой интегратор, содержащий накапливающий сумматор приращений подынтегральной функции, входы младших разрядов которого являются р-разрядным входом приращения подынтегральной функции интегратора, о т л и - ч а ю щ и й с я тем, что, с целью повышения точности, он содержит двасумматора поправок и регистр поправок, причем вход первой поправки интегратора соединен с входом младшего разряда накапливающего сумматора приращений подынтегральной функции, вы 5 ходы младших разрядов которого соединены с входами первого слагаемого первого сумматора поправок, выходы которого соединены с входами старших разрядов первого слагаемого второго сумматора поправок, выходы которого соединены с информационными входами регистра поправок, выходы старших разрядов которого соединены с входами второго слагаемого первого сумматора поправок, а выход младшего разряда - с входом младшего разряда первого слагаемого второго сумматора поправок, входы старших разрядов второго слагаемого которого соединены с входами приращения подынтегральной функции интегратора, с первого по третий выходы поправок интегратора соединены с выходами переноса второго сумматора поправок,первого сумматора поправок и выходомпереноса р-разряда накапливающегосумматора приращений подынтегральнойфункции соответственно, второй н третий входы поправок интегратора соединены с входами третьего и четвертогослагаемых соответственно второго сумматора поправок, вход приращений аргумента интегратора соединен с входами синхронизации регистра поправоки накапливающего сумматора приращений подынтегральной функции, выходыстарших разрядов которого являютсяр-разрядным выходом приращения интег.рала интегратора,2, Интегратор по п. 1, о т л и -ч а ю щ и й с я тем, что, с цельюповышения точности, в него введенсчетчик поправок, вход которого соединен с третьим выходом поправок интегратора, а выход переноса - с четвертым выходом поправок интегратора,четвертый вход поправок интеграторасоединен с входом пятого слагаемоговторого сумматора поправок,Зака писноеСР митет открытиская наб мгород, ул, Проектная,Производственно-полиграфическ дприятие,гм фгу уИ сд , (+1)сЮ. Х 611/42 Тираж 704 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Рауш