Цифровой интегратор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1203521
Авторы: Бялый, Виноградов, Комиссарова, Куприянов
Текст
,8012 А 06 Р 7/6 ТЕ СВИДЕТЕЛ АВТОРСК с е есОСУДАРСТНЕННЫЙ КОМИТЕТ ССО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОЧНРЬПЪф ПИСАНИЕ ИЗ(71) Ленинградский институт авиационого приборостроения(54) (57) ЦИФРОВОЙ ИНТЕГРАТОР, содержащий генератор тактовых импульсов,блок памяти, счетчик, элемент задержки, элемент НЕ, первый и второй элементы И, причем первый и второй выходы генератора тактовых импульсовсоединены соответственно с входамичтения и записи блока памяти, адр ный вход которого соединен с выходом счетчика, установочный вход которого соединен с выходом элемента задержки, вход которого соединенс выходом элемента НЕ, вход которогосоединен с первым разрядным выходомблока памяти, второй разрядный выход которого соединен с первым входом первого элемента И, выход которого является выходом интегратора,о т л и ч а ю щ и й с я тем, что,с целью упрощения схемы, выход элемента задержки соединен с вторым входом первого элемента И и первымвходом второго элемента И, второйвход которого соединен с третьимвыходом генератора тактовых импульсов, первый выход которого соединенсо счетным входом счетчика, выход Свторого элемента И соединен с информационным входом блока памяти.12035Изобретение относится к вычислительным устройствам систем управления и может быть использовано в системах числового программного управления станками и другим технологичес ким оборудованием.Цель изобретения - упрощение схеМЫ фНа чертеже представлена структурная схема цифрового интегратора. 1 ОИнтегратор содержит генератор 1тактовых импульсов, блок 2 памяти,счетчик 3, элемент 4 задержки,элемент НЕ 5, первый элемент И 6,второй элемент И 7, выход 8, первый15выход 9 генератора 1 импульсов,вход 10 чтения блока 2 памяти, счетный вход 11 счетчика 3, второй выход 12 генератора 1 импульсов,вход 13 записи блока 2 памяти, третий выход 14 генератора 1 импульсов,второй вход 15 второго элемента И 7,адресный вход 16 блока 2 памяти,выход 17 счетчика 3, установочныйвход 18 счетчика 3, выход 19 элемента 4 задержки, второй вход 20первого элемента И 6, первый вход 21второго элемента И 7, первый вход 22первого элемента И 6,второй разрядный выход 23 блока 2 памяти, первыйразрядный выход 24 блока 2 памяти,,вход 25 элемента НЕ 5, выход 26элемента НЕ, вход 27 элемента 4 задержки, выход 28 второго элемента И 7, информационный вход 29 блока 2 памяти, выход 30 первого эле 35мента И 6,Устройство работает следующим образом.Перед началом работы первое информационное сечение (ИС 1), которое образуется совокупностью первых разрядов всех ячеек блока. 2 па.- мяти, и счетчик 3 обнуляются, а во второе информационное сечение(ИС 2) записывается значение подынтегральной функции, старший разряд которого располагаетсяв первой ячейке блока 2 памяти. Функцией цифрового интегратора является обеспечение на выходе 8 сигналов, число которых определяется значением подынтегральной функции, записанной в ИС 2.В первом такте с первого выхода 9 генератора 1 тактовых импульсов подается сигнал на вход 10 блока 2 памяти, обеспечивая режим "Чтение", по адресу, установленному на счетчике 3, Поскольку счетчик 3 и ИС 1 обнуляются перед началом работы, то на элемент НЕ 5 и элемент И 6поступают нулевое значение первогоразряда ИС 1 и значение старшегоразряда ИС 2 сОответственно, На выходе элемента НЕ 5 возникает единица, которая поступает на элемент 4задержки. Через открытый элемент И 6в этом такте значение функции вы -дается на выход 8.Бо втором такте с второго 12 итретьего 14 выходов генератора 1на вход 13 блока 2 памяти и второйвход 15 элемента И 7 поступают сигналы, что обеспечивает запись впервую ячейку ИС 1 единицы с выхода 19 элемента 4 задержки черезоткрытый элемент И 7 по информационному входу блока 2 памяти,В третьем такте единица с выхода 19 элемента 4 задержки поступаетна установочный вход 18 счетчика 3и обнуляет егоДалее цикл работыустройства повторяется, Если из ИС 1считывается единица, то значениеподынтегральной функции не выдаетсяна выход 8, так как элемент И 6закрыт, Подынтегральная функциявыдается на выход 8 в том случае,когда происходит переполнение содержимого ИС 1.ВНИИПИ Зак з 8418/52 Тираж 709 Подписное Филиал ППП "Патент", г.ужгород, ул.Проектная, 4
СмотретьЗаявка
3774577, 13.07.1984
ЛЕНИНГРАДСКИЙ ИНСТИТУТ АВИАЦИОННОГО ПРИБОРОСТРОЕНИЯ
БЯЛЫЙ ВИКТОР ОСКАРОВИЧ, ВИНОГРАДОВ ВЛАДИСЛАВ БОРИСОВИЧ, КУПРИЯНОВ МИХАИЛ СТЕПАНОВИЧ, КОМИССАРОВА ИРИНА АЛЕКСАНДРОВНА
МПК / Метки
МПК: G06F 7/64
Метки: интегратор, цифровой
Опубликовано: 07.01.1986
Код ссылки
<a href="https://patents.su/2-1203521-cifrovojj-integrator.html" target="_blank" rel="follow" title="База патентов СССР">Цифровой интегратор</a>
Предыдущий патент: Устройство для дифференцирования частотно-импульсных сигналов
Следующий патент: Цифро-частотный умножитель
Случайный патент: Электролизер