Устройство для выполнения арифметических и логических операций над словами

О и И С А- Н И-Е ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик и 767757(23) ПриоритетОпубликовано 30.09.80. Бюллетень36 по делам изооретеиий и открытий( 088.8) Дата опубликования описания 02,10,80 П, Н. Казаьптев, М. Д. Корнев, Ж. Мамаев, Ю. Л, Отрохов,Ю, М. Сокол, В. А, Яковлев, А. И. Березенко, Л. Н, Корягин,С, Е. Калинин, Б. Л. Марков и В, А, Суворов(54) УСТРОЙСТВО ДЛЯ ВЫПОЛНЕНИЯ АРИФМЕТИЧЕСКИХ И ЛОГИЧЕСКИХ ОПЕРАЦИЙ НАД СЛОВАМИИзобретение относится к области вйчислительной техники и может быть использовано либо как законченное устройство,.либо в качестве модуля в интегральном исполнении для построения многоразрядных устройств, выполняющих5арифметические и логические операциикак над полноразрядными словами, так. и над отдельными группами битов, произвольно расположенными в словах.10.Известно устройство для выполнениялогических и арифметических операцийнадполноразрядными словами или полями битов (группами рядом стоящих битов), содержащее сумматор, блок логи-,15ческих операций, выходной коммутатор,сдвигатель, преобразователь кода, формирователь маски, дополнительные сум. матор и вычитатель, блок управления11,20Это устройство не позволяет одновременно выполнять логические иарифметические операции над несколькими полямибитов в полноразрядных словах. Такие.операции на указанном устройстве можно осуществить лишь последовательно, выполняя за один раз операцтцо над одним полем слова или двумя полями, расположенными каждое в своем слове, Это обусловливает низкое быстродействие указанного устройства при выполнении операций над произвольными группами битов полноразрядных слов.Кроме этого, при выполнении операций над массивами слов, когда в каждом слове поля расположены одинаково (а это является одним из распространенных случаев обработки информации), в каждый раз требуется заново вычислять начальный и конечный номера разрядов обрабатываемого поля и формировать маску.Это требует дополнительных затрат времени, а введенное в устройство оборудование (формирователь маски, дополнительные сумматор и вьтчислйтель) становится излишним.Прототипом изобретения является устройство для выполнения арифметическихи логических операций нац:ловами, содержащее арифметико-логич-. ский узел,сдвигатель, узел формиров сия признакануля, регистр, коммутаторы и блокуправления, Выход сдвигателя являетсяпервым выходом устройства и входсмузла формирования признака нуля, выходкоторого служит вторым выходом устройства. Выход арифметико поги:еского узла соединен с входом сдвигателя и первым входом первого коммутатора, выходкоторого подключе". к входу регистра,выход регистра - со вторым зходом первого коммутатора и первым входом второго коммутатора, Второй вход второгокоммутатора является первым информационным входом устройства, а выход второго коммутатсра - входом арифметикологического узла, другой вход которогослужит вторьпинформационным входом 20устройства, Входы блока управления соединены с управляющими входами сдвигателя, арифметико-логического узла, ком-мутаторов, регистра и узла формирования признака куля. Вход блока управления является управляющим входом устройства 21.При выполнении операций над группамибитов одного или двух слов в этом устройстве требуе"ся предварительное выпол-,50нение операций выделения битов, подлежа щих обработке, с помощью предварительноформируемых масок, В этом причина низ-кой производительности устройства приработе с группами битов. 35Цель изобретения - повышение произ-водительности устройства,Эта цель достигается тем, что в устройство, содержащее арифметико-логичес 40кий узел, сцвигатель, узел формированияпризнака нуля, регистр, коммутаторы иблок управления, причем выход сдвигателя соединен с первым выходом устройства,а выход узла формирования признака нуля 45со вторым выходом устройства, выходарифметико логического узла подключенко входу сдвигателя и первому входупервого коммутатора, выход кото.ого соединен со входом регистра, выход которо 50го связан со вторым входом первого коммутатора и первым входом второго коммутатора, второй вход которого соединенс первым информационным входом устройства, выходы блока управления соединены:с управляющими входами сдвигателя, арифметико логического узла, регистрапервого и второго коммутаторов и узла формирования признака нуля, вход блока уп 767757равления соединен с управляющим входомустройства, введены узды маскированияпервого и второго операндов и узел маскирования результата, При этом первыйвход узла маскирования первого операнда соединен со вторым информационнымвходом устройства, первый вход узламаскирования второго операнда:. - с выходом второго коммутатора, первый входузла маскирования результата связан свыходом сдвигателя, вторые входы узловмаскирования операндов и результатас выходом регистра, Выходы узлов маскирования первого и второго операндовподключены к входам арифметико-.логическог 9 узла, управляющие входы умовмаскирования первого и второго операндов и узла маскирования реэультата -к выходам управляющих кодов маски блока управления, а выход узла маскирования результата - ко входу узла формирования признака нуля.На фиг, 1 представлена блок-схемаустройства; на фиг. 2 показан примервыполнения логической операции над полями слов.Устройство для выполнения арифметических и логических операций нац словами содержит арифметико-логический узел1, сдвигатель 2, коммутатор 3, регистр4, коммутатор 5, блок 6 управления,узел 7 маскирования первого операнда,, узел 8 маскирования второго операнда,узел 9 маскирования результата .и узел10 формирования признака нуля,Перечисленные узлы соединены в устройство следующим образом.Входы арифметико логического узла 1соединены с выходами узла 7 маскирования первого операнда и узла 8 маскирования второго операнда, выход егосо входом сдвигателя 2 и с одним иэвходов коммутатора 3. Второй вход сдвигателя связан с выходом регистра 4, который; кроме того, соединен с одним извходов коммутатора 5, узла 7 маскирования первого операнда, узла 8 маскирования второго операнда и узла 9 маскирования результата, вторые входы этихузлов соединены соответственно со входами А и А устройства, с выходом.коммутатора 5 и с выходом сдвигателя2; выход коммутатора 3 соединен со: входом регистра 4, а выход узла 9 маскирования результата - со входом узла10 формирования признака нуля, Выходсдвигателя 2 соединен с первым выхо- дом устройства, а выход узла 10 формирования признака нуля - со вторым выхо7677 Номерспособа 1 2 3 4 5 6 7 8 9 10 С Счв Сче Счй Сии Сич СЧв СИъ Спи Способ Спреобразования 5дом устройства, Работа всех перечисленных узлов и их взаимодействие осуществляется блоком 6 управления, выходыкоторого соединены со всеми узлами;,вход блока 6 соединен с управляющимвходом устройства, на который подается код операции.Устройство обеспечивает выполнениеарифметических операций типа сложения,вычитания и логических операций какнад полноразрядными словами, так и надотдельными группами битов полноразрядных слов, а также при циклической работе устройства - арифметических операций типа умножения и деления нац полноразрядными словами, Разрядность словпроизвольная.При выполнении операций над полнораэрядными словами - операндами А иА или группами битов, расположенных 20в словах А и А, устройство работаетследующим образом,/ При этом приняты следующие обозна чения:с - значение операндов А или АгЯи - значение маски, поступающее срегистра 4;9,Ь логические операции дизъюнкции,конъюнкции и отрицания соответственно.Преобразованные операнды с выходов40 узлов маскирования первого 7 и второго 8 операндов поступают на вход арифметико логического узла 1, в котором выполняется какая либо арифметическая или логическая операция нац полноразрядными операндами. Код этой операции проходит на управляющий вход арифметикологического узла 1 из блока 6 управления. Результат операции поступает на вход сдвигателя 2 и вход коммутатора 4,Сдвигатель 2 либо оставляет результат без изменения, либо выполняет сдвиг его на один разряд вправо или влево. С выхода сдвигателя 2 результат поступает на первый выход устройства и вход узла 9 маскирования результата. В этом узле выполняется поразрядная операция коньюнкции результата и маски и, поступа 576Операнды А 1 и:А со вкодч устройства поступают соответственно на вкоды узлов маскирования первого 7 и второго 8 операндов, в которых производится ик предварительное преобразование. В преобразовании кроме операндов А,и А участвует значение маски М , хранящейся на регистре 4. Это значение представляет собой полнораэряцное двоичное слово,содержащее группы символов "1" в разрядах, соответствующих разрядам группы битов, подлежащих обработке в операндах Аи А , во всех остальных разрядах маски содержатся "символы фОф. Преобразование каждого операнда может быть различным и определяется уп равляющим кодом, поступающим иэ блока 6 управления, Все возможные виды преобразования операндов А и А представлены в таблице. ющей с регистра 4, в соответствии с которой на вход узла 10 формированияпризнака нуля поступает код, содержащийсимволы "0" во всех разрядак, не принадлежащих группе обрабатываемых битов. По этому коду узел формированияпризнака нуля вырабатывает признакнудь", если все разряды поступившегона ее вход слова содержат только символы "0", и признак "не нуль" - в противном случае. Выработанный признакнаправляется на второй выход устройства. Со вкода коммутатора 3 результат операции арифметико логического узла 1 может быть записан на регистр 4 либо со сдвигом на один разряд влево или вправо, либо без сдвига. Кроме этого, содержимое регистра 4 также может быть подвергнуто операции сдвига влево. или вправо в коммутаторе 3 с последующей записью из него снова на регистр 4, Управление всеми указанными операциями осуществляется блоком 6, на вход которого поступает код управления с управляющего входа устройства.30 Рассмотрим отдельно примеры, поясняющие работу устройства лишь при выполнении операций над группам битов.1. Логические операции над полями (фиг, 2). Соответствующий код операции поступает на вход блока 6 управления, На первые входы узлов маскирования первого 7 и второго 8 операндов поступают соответственно операнды А и А, а на вторые входы указанных узлов- маска щ из регистра 4. С выхода узла 7 маскирования неизмененный .операнд А( поступает на первый вход арифметико логического узла 1. В узле 8 маскирования выполняется поразрядная опера ция конъюнкции операнда А и маски Ь ААЛЬ, в соответствии с которой в операнде А 2 выделяются обрабатываемые поля, а во все разряды, не принадлежащие, группе обрабатываемых битов, эаписы ваются нули. Исключение составляет операция "коньюнкция полей, для которой в узле 8 маскирования во всех разрядах, не принадлежащих группе обрабатываемых битов, записываются единицы (на фиг. 2 обрабатываемые поля операндов А и2 А 2 обозначены соответственн 0 через А 4,4 5 2 4 6А, А 4 и А, А 2., А, а остальные пня - через А, Ап, А 4, А и А 2, АФ ъЫ 7 / Я А 2, А . С выхода узла Ь маскирОва- З 07ния преобразованный второй операнд А поступает на второй вход арифметикологического узла 1, в котором выполняется соответствующая коду операции логическая операция над полноразрядными 35 словами, В результате hа выходе узла 1 формируется слово Р, содержащее поля результата выполнения заданной логической операции, а в разряды, не прттадлежащие группе обрабатываемых битов, пе, 40 редаются значения соответствующих раз" рядов операнда Л2. Операции пересылок полей. Операция пересылки полей выполняется так же, как логические операции с той лишь раз ницей, что в узле 7 маскирования первого операнда проводится поразрядная операция конъюнкции операнда Аи обратного кода маски й , в соответствии с которой в операнде А 4 выделяются группы битов, соответствующие нулевым значениям маски Ь, а ио все разряды, соответствуюцьче единичным значениям маски в, записываются нули. Б арифме тико логическом узле 1 выполняется операция сложения, и в результате на выходе узла 1 формируется слово Р, в котором в поляк, выделенных маской Ь,содержатся соответствующие поля операнда А, а в остальных раэрядахзначения соответствующих разрядов операнда А . Поменяв операции, выполняемые в узлах 7 и 8 маскирования, в устройстве достигается пересылка полей по обратной маске. Этим повышается производительность обработки многословной информации при сдвиге одного операнда относительно другого благодаря использованию одной маски беэ перегрузки.3, Операции пересылок инверснык по-. лей, Устройство работает так же, как при выполнении предыдущей операции, однако в узлах 7 или 8 маскирования перед соответствующей .операцией маскирова ния производится операция инверсии одного из операндов, В результате на выходе узла 1, формируется слово Р, в котором в поля одного из операндов встав" лены инверсные поля другого операнда.4. Сложение полей, В данном случае узлы 8 и 1 работают так же, как и в логических операциях, а в узле 7 маскирования первого операнда выполняется выделение обрабатываемых полей в операнде А, а во все разряды, не принадлежащие группе обрабатываемых битов, записываются единицы. Преобразованные операнды поступают на входы узла 1, в котором производится сложение полноразряднык слов. Если возникает сигнал переноса из разряда сумматора, соответствующего положению старшего разряда одного из полей, например А 4 (фиг. 2), то ои4распространяется до следующего по стар 2шинству поля (А 4, так как в операнде А 4 выключенные иэ обработки биты установлены в единичное значение, Перенос из старшего поля распространяется до выхода переноса из старшего разряда сумматора, В результате операции получается сумма двух операндов с исключенными группами битов в каждом операнде. Используя в узлах 7 и 8 маскирования обратный ход маски И, и устройстве достигается сложение полей по обратной маске, что дает дополнительный эс 1 фект при сложении многословных операндов, когда один операнд сдвинут относительно другого. Если не маскировать первый операнд. в узле 7, то в устройстве выполнится операция сложения полноразрядного кода операнда А ч выделеннык полей операн" да А.го ва, а выход узла формирования признака. нуля - со вторым выходом устройства,выхоц арифметико-логического узла подключен ко входу сдвигателя и первомувходу первого коммутатора, выход которого соединен со входом регистра, выходкоторого соединен со вторым входом первого коммутатора и первым входом второго коммутатора, второй вход которого ЗО соединен с первым информационным входомустройства, выходы блока управления соединены с управляющими входами сдвигателя, арифметико логического узла, регистра, первого и второго коммутаторов 35 и узла формирования признака нуля, входблока управления соединен с управляющимвходом устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения производительности устройства, в него ввеце О ны узлы маскирования первого и второгооперандов и узел маскирования результа-та, причем первый вход узла маскирования первого операнда соединен со вторыминформационным входом устройства, пер вый вход узла маскирования второго операнда соединен с выходом второго коммутатора, первый вход узла маскирования .результата соединен с выходом сдвигателя, вторые входы узлов маскирования операндов и результата соединены с выходомрегистра, выходы узлов маскированияпервого и второго операндов соединенысо входами арифметико-логического узла,управляющие входы узлов маскирования 55 .первого и второго операнцов и узла маскирования результата подключены к выходам управляющих кодов маски блока управления, выход-узла маркировайия резуль 5, Вычитание полей, Эта операциявыполняется так же, как операция Сложение полей", с той лишь разницей, чтона выходе узла,8 маскирования формируется обратный код преобразованного операнда А , в узле 7 маскирования происходит выделение полей операнда А 4 собнулением разрядов, не принацлежащихгруппе обрабатываемых битов, а в узел1 блоком управления подается сигналпереноса в младший разряд сумматора.Таким образом, в разряцах сумматора,соответствующих выделенным полям, производится сложение полей в дополнительном коде, т. е. вычитание.Если не маскировать первый операндв узле 7, то в устройстве выполнитсяоперация вычитания из полноразрядногокода операнда А 4 выделенных полей операнда А . Используя в этом случае вузле 8 маскирования обратный код мас,ки В , в устройстве достигается вычитание из кода операнда А 4 полей операнца А, выделяемых обратной:маской,что так же, как и при сложении полей,дает дополнительный эффект обработкимногословных операндов.6, Выделение полей. Соответствуюащий код операции КО поступает на входблока 6 управления, На входы арифметико-логического узла 1 поступает не-изменный операнд А со вхоца устройства, а в качестве второго операндапоступает маска Ф с регистра 4. Варифметико-логическом узле 1 выполняется соответствующая коду операциилогическая или арифметическая операциянад полноразрядными операндами, В результате возможных операций в устройстве можно выполнить выделение полейоперанда А, инверсию полей, обнуле-ние полей, вставление единиц в поляи т, ц,Принцип работы устройства при выполнении операций над полноразряднымисловами и методы построения на базеэтого устройства, если рассматриватьего как отдельный модуль, многомодуль"ных устройств аналогичны принципам иметодам, описанным в 3,Арифметическое устройство представляет собой комбинационную логическуюсхему с одним регистром, вследствиечего время выполнения всех основныхопераций определяется числом логических уровней в цепях, соединяющих входы.и выходы устройства. Это обеспечиваетувеличение скорости выполнения опера". ций над группами битов слова в 4-12 раз по сравнению со временем микропрограммного или программного исполнения этих операций в прототипе при условии исполнения обоих устройств на одинаковой элементной базе. Дополнительные затраты оборудования не превосходят 3% от общего объема оборудования прототипа. Формула изобретения Устройство для выполнения арифметических и логических операций над сло-, вами, содержащее арифметико-логический узел, сдвигатель, узел формированияпризнака нуля, регистр, коммутаторы иблок управления, причем выход сдвигателя соединен с первым выходом устройст