Преобразователь двоичного кода в двоично-десятичный

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СаветскихСецнвлнстическнхРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(б 1) Дополнительное к авт. сеид-ву(22) Заявлено 030881 (21 ) 3323897/18-24 1 щМ. Ка.з 606 Р 5/02 сприсоединениемзаявки Йо(23) ПриоритетГосударстеенкык аонктет СССР ко делам кзобретенкй к открыткаОпубликовано 30.01.83 Бюллетень йо 4 Дата опубликования описания 300183 331 УДК -681. 325(72) Автор изобретения А.Я. Кулешов чИнститут .технической кибернетики АН Белорусской ССР(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯНЯНЫЯ Изобретение относится к автоматйке и вычислительной технике и можетбыть использовано при построениипреобразователей в системах управления и в устройствах считывания граФической информации.Известен преобразователь двоич-ного кода э двоично-десятичный, содержащий группу элементов И, входыкоторых соединены с информационнивнвходами преобразователя, блок опроса,десятичный счетчик, состоящий иэ . -декад и последовательно соединенньшс ними элементов задержки, регистрдвоичного кода, шифратор, группуэлементов ИЛИ, делителЬ, триггер иэлемент И 113.Недостаток преобразователя состоит в низком быстродействии, связан=.ном с последовательной обработкойдвоичных разрядов и:отсутствием учета нулевых значений двоичных разрядов,Наиболее близким к предлагаемомупо технической сущности является-;преобраэователь, содержащий группу.элементов И, первые входы которыхсоединены с информационными входамипреобразователя, .блок опроса, первыйвход которого соединен с входом пуска преобразователя, десятичный счетчик, включающий К декад и группуиэ (К)-го элемента задержки, причем выходы переполнения декад кромеК-й соединены с входом соответствующего элемента задержки регистрдвоичного кода, шифратор, первуюгруппу элементов ИЛИ, информационные10 входы которых соединены с выходамишифратора, выход 1-го элемента за- держки соединен с дополнительновходом (+ 1)-го элемента ИЛИ первойгруппы, Формирователь последовательности импульсов 2,Недостаток преобразователя состоит в относительно низком быстродействии,связанном с использованиемдесятй импульсов для каждого. цикла20 шифрования группы одновременно опрашиваемых разрядов двоичного кода.Цель изобретения - поэьхаениебыстродействия преобразователя.поставленная цель достигается тем,что в преобразователь двоичного ко 25 да в дэоично-десятичный, содержащийпервую группу элементов И, распределитель импульсов, десятичный счетчик, включающий К декад и первуюгруппу иэ (К)-го элемента задержки,ЗО где К - число десятичных разрядовторого соединены соответственно с выходами второго элемента ИЛИ и элемента И, выход которого через элемент задержки соединен с й-входом триггера, выход которого соединен с первым входом элемента И, второй вход которого является входом сброса, блок управления, вход пуска которого через первый элемент НЕ соединен с первым входом элемента И-НЕ, второй вход которого через второй элемент НЕ соединен с выходом второго элемента ИЛИ, первый вход которого через ключ и третий элемент НЕ соединен с входом нуля, второй вход второго элемента ИЛИ является тактовым входом блока управления, разрушающий выход которого через четвертый элемент НЕ соединен с выходом элемента И-НЕ.3. Преобразователь но п. 1 и 2, о тл и ч а ю щ и й с я тем, что в нем формирователь последовательностей импульсов содержит дешифратор, группу элементов ИЛИ и счетчик, включающий два элемента И, три триггера, входы сброса которых соединены с входом сброса формирователя последовательностей импульсов, тактовый вход которого соединен со счетным входом .триггера первого разряда счет чика, первым входом первого элемента И и тактовым входом дешнфратора, информационные входы которого соедииены с выходами счетчика, прямойи инверсный выходы триггера второгоразряда которого соединены соответственно со счетным входом триггератретьего разряда счетчика и вторым5 входом первого элемента И, третийвход которого Соединен с прямым выходом триггера третьего разрядасчетчика, являющегося выходом переполнения формирователя последователь.1 О ности импульсов, информационные выхЬды которого соединены с выходамиэлементов ИЛИ группы, выход первогоэлемента И соединен с управляющимвходом триггера третьего разряда5 счетчика, инверсный выход которого,соединен о первым входом второгоэлемента.И, второй вход которогосоединен с прямым выходом триггерапервого разряда счетчика, а выход2 О второго элемента И соединен сл счетным входом триггера второго разряда,счетчика, 3-й (в)-5) выход дешифратора соединен с входами с /-го попяуый элементов ИЛИ группы.25Источники информации,принятые во внимание при экспертизе. 1. Авторское свидетельство СССРпо заявке В 2671465/24,кл. 6 06 Г 5/02, 1978.2. Авторское свидетельство СССРпо заявке В 3210089/24,кл. .606 Т 5/02, 1980993244 каз 479/65 Тираж 704 Под ВВИИПИ Государствеиного комите по делам изобретений и откры 113035, Москва Ж, Раукскаяпреобразуемого кода, регистр двоичного кода, шифратор, первую группуэлементов ИЛИ, формирователь последовательности импульсов, тактовыйвход которого соединен с тактовымвйходом распределителя импульсов,выход сброса которого соединен стактовым входом регистра двоичногокода и с входом сброса формирователя последовательности импульсов,тактовый выход которого соединен стактовым входом шифратора информационный вход которого соединен с выходом регистра двоичного кода и спервым информационным входом распре-делителя импульсов, второй информационный вход которого соединен с вхо.дом нуля преобразователя, информационные входы которого соединены.с первыми входами элементов И первой группы, первая группа выходовкбторой соединена с информационнымивходами первой декады десятичногосчетчика, а вторая группа выходовсоединена с информационными входамирегистра двоичного кода, вход опросашифратора соединен с выходом опросараспределителя импульсов, первыйвход которого соединен с вторыми входами всех элементов И первой группыи с входом пуска преобразователя,выходы которого являются выходамидесятичного счетчика, выходы переполнения 1-декады которого (1 а 1-К)-й через соответствующие элементы задержки первой группы соединеныс первыми входами (1+1) элементовИЛИ первой группы, остальные входыкоторых соединены с первой группойвыходовшифратора, вход пе(9 еключенияраспределителя импульсов соединен свыходом переполнения формирователяпоследовательности импульсов, введены блок управления, вторая группаэлементов И, а десятичный счетчиквыполнен реверсивным и содержитвторую группу элементов задержки,вход 1-го элемента которой соединенс выходом заема 1-й декады десятичного счетчика, а выход 1-го элементазадержки второй группы соединен спервым входом (1 Ф 1)-го элемента ИЛИвторой группы, остальные входы элементов ИЛИ второй группы соеднненысоответственно с второй группой выходов шифратора, третья группа выходов которого соединена с информационным входом блока управления,тактовый вход которого соединен стактовым выходом блока опроса, выходсброса которого соединен с входомсброса блока управления, вход пускакоторого соединен с входом пускапреобразователя, первый установочныйи разрешанзций выходы блока управления соединены соответственно с входами установки в нуль и входами разрешения установки всех декад деся 5 10 15 20 25 30 35 40 45 50 55 60 65 тичного счетчика, входы сложения и вычитания которого соединены соответственно с выходами первой и второй групп элементов ИЛИ, второй установочный выход блока управления соединен с установочным входом шифра-, тора.Блок управления содержит элемент И-НЕ, элемент И, первый и второй элементы ИЛИ, четыре элемента НЕ, элемент дифференцирования, элемент задержки и триггер, 5-вход которого через элемент дифференцирования соединен с выходом первого элемента ИЛИ, входы которого являются информационными входами .блока управления, первый и второй установочные выходы которого соединены соответственно с выходами второго элемента ИЛИ и элемента И, выход которого через элемент задержки соединен с В-входом триггера, выход которого соединен с первым входом элемента И, второй вход которого является входом сброса, блок управления, вход пуска которого через первый элемент НЕ соединен с первым входом элемента И-НЕ, второй вход которого через второй элемент НЕ соединен с выходом второго элемента ИЛИ, первый вход которого через ключ и третий элемент НЕ соединен с входом нуля, второй вход второго элемента ИЛЙ является тактовым входом блока управления, разрешающий выход которого через четвертый элемент НЕ соединен с выходом элемента И-НЕ.формирователь последовательностей импульсов содержит дешифратор, группу элементов ИЛИ и счетчик, вклю чающий два элемента И и три триггера, входы сброса которых соединены с входбм сброса формирователя последовательностей импульсов, тактовый вход которого соединен со счетным входом триггера первого разряда счетчика, первым входом первого элемента И и тактовым входом дешифратора, информационные входы которого соединены с выходами счетчика, прямой и инверсный выходы триггера второго разряда которого соединены соответственно со счетным входом триггера третьего разряда счетчика и вторым входом первого элемента И, третий вход которого соединен с прямым выходом триггера третьего разряда счетчика, являющегося выходом переполнения Формирователя последовательности импульсов, информационные выходы которого соединены с выходами элементов ИЛИ группы, выход первого элемента И соединен с управ. ляющим входом триггера третьего разряда счетчика, инверсный выход которого соединен с первым входом второго элемента И, второй вход которого соединен с прямым выходомтриггера первого разряда счетчика-,а выход второго элемента, И соединенсо счетным входом триггера второгоразряда счетчика, 3-й з 1-5) выходдешифратора соединен с входами с -)-го попятый элементов ИЛИ груйпы.На Фиг, 1 представлена блок-схемапредлагаемого преобразователя; на .фиг. 2 и 3 - Функциональная схемашифратора; на Фиг. 4 - функциональная схема формирователя последова Отельности импульсовПреобразователь дюоичного кодав двоично-десятичный содержит группу 1 элементов И, входы которых подключены к информационным входам 2. 15преобразователя, распределитель 3импульсов, подключенный к входу 4пуска преобразователя, шифратор 5,десятичный счетчик б, включающий счетные декады 7 -7 к, первую и вторую. 2 ргруппы элементов (8 -8) и (99 к ) задержки, регистр 10 двоичного кода, формирователь 11 последовательности импульсов, первую группу 12 элементов ИЛИ 13 -13, вторуюгруппу 14 элементов ИЛИ 15-15 и:блок 16 управления, содержащий ключ17 управления, элементы ИЛИ 18,элемент НЕ 19, элемент И-НЕ 20,элементы НЕ 21-23, элемент ИЛИ 24,элемент 25 дифференцирования, триггер 26, элемент И 27 и элемент 28задержки. Шифратор 5 для случая одновременного опроса четырех разря-дов регистра 10 двоичного кода(фиг. 2 и 3), содержит элементыИ 29-44, первые входы которых подключены к информационному входу М шифратора 5, а вторые - к входу опроса и шифратора 5, выходы элементовИ 29-44 соединены с соответствующими 40входами элементов ИЛИ 45-48,. выходыкоторых соединены соответствующимобразом с входами элементов И 49-63;а выходы элементов И 49-63 соединеныс входами элементов. И 50-63 через. 45элементы НЕ 64-68, Выходы элементовИ 49-63 подключены к выходуТ шифратора 5. Входы элементов ИЛИ 69-бф 4соответствующим образом подключенйк выходам элементов И 49-63. Выходы 50элементов ИЛИ 69 -б 94 соответ=ствующим образом соединены с первыми входами элементов Й 70 -704;.й"вторые входы которыхподключены ктактовому входу А шифратора 5, а 55третьи - к входу й, опроса шифрато-.ра 5. Выходы элементов И 70 - И 74:соединены с выходами шиФратора.5;. подключенными к входам первой группы 12 элементов ИЛИ 13 -13 к . Выходыэлементов ИЛИ 71 -71 соответствующим образом соединены с первыми .входами элементов И 72 -72 , вторыевходы которых подключены к тактовомувходу л шифратора 5, а третьи в . к.входу и опроса шифратора 5, Выходы 65 элементов Й 72 -72+з соединены с1выходами шифратора 5, подключеннымик входам второй группы 14 элементовИЛИ 15, -15, Входы и ,и,вйходшифратора 5 соединецы с входами блока 73 формирования установочногоимпульса (фиг. 3). - Выходы узла 73формирования установочного импульсасоединены с выходами шифратора 5,подключенными к соответствующимвходам первой группы 12 элементовИЛИ 13 -13.Блок 73 формирования установочного импульса содержит элементы ИЛИ74 - ДчсЦ, элементы И 751 -75+3 с,элементы 1 УШ 76 -76, И 77 -77 Вы"ходы элементов И 77 -77 йодключенык соответствующим входам группы 12элементов ИЛИ 13 -13.формирователь 11 последовательности импульсов (Фиг. 4) содержит счетчик 78, коэффициент пересчета которого равен шести, выполненный натриггерах 79-81 и двух элементахИ 82 и 83, дешифратор 84, выполненный на элементах И 85-89 группы,группу элементов ИЛИ 90-94. Входсброса счетчика 78 подключен к входуф сброса формирователя 11.Преобразователь двоичного кода в .двоично-десятичный работает следую-,щимобразом,Перед началом работы производитсяначальная установка всех триггеровпреобразователя в нулевое состояние(цепи начальной установки на Фиг. 1не показаны), Установка в нулевоесостояние десятичного счетчика бпроизводится сигналом фЕдиницаф,подаваемым на управлявшие.входы усчетных декад 7 -7, который поступает с выхода Ь блока 16 управленияпри нажатии ключа 17 управления,иа управляющим входе Ю счетных декад 7 -7 при этом сигнал низкогоуровня.После начальной установки преобразователя на выходе 0 распределителя импульсов появляется сигнал,С выхода 3 которого первый сигналопроса поступает на вход И шифратора 5.При поступлении на вход 4 преобразователя сигнала "Пускф, поступающего на первыевходы группы 1 элементов И, на вторые входы которых поступают информационные сигналы разрядов 2-2 ф двоичного кода, информа-.ция трех младших разрядов 2 -2опостуПает на установочные входыи " счетной декады 7, осталь-.ные разрядя 2 - 2 двоичного кодаЪ Изаписываются в регистр 10 двоичногокода. Сигнал фПуск" поступает такжена вход р блока 16 управленияи на вход элемента НЕ 22, с выходакоторого сигнал низкого уровняпоступает на второй вход элемента И-НЕ 20, на первый вход которого поступает сигнал высокого уровня с выхода элемента НЕ 19. На выходе элемента и-НЕ 20 появляется сигнал высокого уровня, поступающий на вход элемента НЕ 23. Сигнал низкого уровня с выхода элемента НЕ 23 поступает на выход блока 16 управления и далее на управляющие входы ю счетных декад 7 -7 к . Наличие сигналов низко го уровня на управляющих входах у и ю счетных декад 7 -7десятичного реверсивного счетчика б позволяет произвести установку триггеров н состояния, соответствующие сигналам, поданным на установочные входы си у первой счетной декады 7,Сигналы с прямых и инверсных выходов разрядов 2-2 регистра 10Идвоичного кода поступают на входы с. распределителя 3 импульсов, в котором производится анализ одновременно опрашиваемых, например, четырех разрядов 2 -2 двоичного кода. Если указанные опрашиваемые разряды двоичного кода находятся в нулевом состоянии, то на выходе 4 распре-делителя 3 импульсов появляется сигнал опроса следующих, например, четырех разрядов 2-2 щ двоичного кода. Если хотя быодин из опрашиваемых разрядов 2 -2 двоичного кода находится н единичном состоянии, то сигнал появляется на выходе распределителя импульсов и поступает на вход блока 11 формирователя последовательности импульсов и на вход н блока 16 управления.Тактовые импульсы с выхода Ъ распределителя импульсов поступает на нход Ъ формирователя 11 последовательности импульсов и далее на счетный вход счетчика 78 (фиг. 4 ) и на первые входы элементов И 85- И 89 группы, с помощью которых выделяются все пять состояний счетчика 78. Тактовые.импульсы с выходов элементов И 85-89 поступают на входы пяти элементов ИЛИ 90-94, На первый элемент ИЛИ 90 заводится перное состояние счетчика 78, на второй элемент ИЛИ 91 - первое и второе, на третий элемент ИЛИ 92 - первое, второе и третье и т.д., на пятый элемент ИЛИ 94 - все пять состояний счетчика 78, Тактовые импульсы с выходов элементов ИЛИ 90-94 поступают на выход Ж Формирователя 11 последовательности импульсов.Работа предлагаемого преобразователя основана на параллельном суммировании в счетных декадах 7 -7 к десятичного реверсивного счетчика б импульсных последоватепьностей, которые соответствуют сумме весов одновременно опрашиваемых и имеющих единичное состояние, например четырех разрядов двоичного кода, Числа1-5 суммируют обычным путем, а числа 6-9 заменяются соответственнона числа 4-1 в шифраторе 5 и подаются на нычитающий вход К соответству 5 ющей декады 7 -7 к десятичного ревер-,сивного счетчика б, при этом насуммирующйй вход К следующей старшейсчетной декады 7, -7 к подается установочный импульс с выхода блока 7310 формирования установочного импульсашифратора 5.Пряьые сигналы разрядов 2 -2двоичного кода поступают с регистра10 двоичного кода на вход М шифра 15 тора 5, В предлагаемом преобразователе могут использовать и другиешифраторы, например рассчитанныена одновременное шифрование двух,трех, пяти и более разрядов дноичного кода.С выхода м. шифратора 5 сигналыпоступают на,вторые входы элементовИ 29-44, при этом сигналы с прямыхвыходов первых опрашивамых, напри 25 мер, четырех разрядов 2 -2 ф двоичного кода поступают на вторые входыэлементов И 29, 33, 37 и 41, на первых входах котоРых уже присутстнуетсигнал опроса, поступивший с входаи,.шифратора 5. Сигналы с выходовэлементон И 29, 33, 37 и 41 поступают на первые входы элементов ИЛИ45-48, с выхода которых сигналы поступают на входы элементов И 49-63,5 с помощью которых, а также с помощьюэлементов НЕ 64-68, осуществляетсяшифрование опрашиваемых разрядовдвоичного кода.Сигналы с выходов элементовИ 49-63.поступают на входы элементов4 О ИЛИ 69 -69+4 и на входы элементовИЛИ 71 р+" Сигналы с выходовэлементов 1 ЛИ 691694ИЛИ 711 -71+поступают соответственно напервые входы элементов И 70 -70+4 и45 И 72 -72,+на вторые входы которыхпоступают определенные последовательности импульсов с входа л шифратора 5, а на третьи - сигнал опросас входа И шифратора 5. Сигналы с ны 50 ходов элементов И 70 -70+4,И 72, -72 , поступают на выходы.шифратора 5, с выхода которого сигналы соответственно поступают на входы первой и второй групп 12 и 1455 ИЛИ. Сигналы с выходов элементовИ 49-63 шифратора 5 поступают такжена выход т шифратора 5 и далеена информационный вход С блока 16управления.На выходах элементов И 70 -70шифратора 5 может появиться любаяпоследовательность импульсон от одного до пяти, которая через группу12 элементов ИЛИ поступает на суммирующий вход К+ счетных декад65 77993244 10 Элементшифратора словой Импул вивалент опрос 28 И 56 20 7 2768 384 И 5 614 9830 58 1 16384 1843 8 . 2 29491 И 60 25 На выходах элементов И 72-72, может появиться любая последбвательность импульсов от одного до четырех, которая через группу 14 элементов ИЛИ поступает на вычитающий вход К счетных декад 7 -7 к. Перед подачей последовательности импульсов на этот вычитающий вход блок 73 шифрато. ра 5 осуществляет Формирование установочного импульса, подаваемого.с выходов шифратора 5 на соответствующие входы группы 12 элементов ИЛИ, с выходов которых сигнал поступает на суммирующий вход К счетных декад 7-7 .В таблице 1, поясняющей работушифратора 5, приведены различные комбинации состояний четырех одновременно опрашиваемых разрядов 2 Эффдвоичного кода, призаписи которых в десятичный реверсивный счетчик 6 используется вычитающий вход К счетных декад 7-7 к и Формирование установочного импульса, а также указаны элементы И 49 И 63 шифратора 5, сигналы с выходов которых необходимы для формирования установочногоимпульса,Сигналы с выходов элементов И 49- 5 63 шифратора 5 (фиг 2) поступаютна выход м шифратора 5 и далее на информационный вход с блока 16 управления,с выхода которого сигналы поступаютна входы элемента ИЛИ 24 (Фиг. 1), 1 О далее сигнал поступает на элемент 25дифференцирования, где происходитвыделение переднего фронта поступающего сигнала, который устанавливаеттриггер 26 в единичное состояние.15 Сигнал высокого уровня с прямоговыхода триггера 26 поступает на второй вход элемента И 27 на первыйвход которого поступают тактовыеимпульсы с входа н блока 16 управ О ления. Сигнал с выхода элемента И 27,поступает на выход ф .блока 16 управления, а также через элемент 28задержки на нулевой установочныйвход триггера 26.993244 14Продолженц таблицы ш т ИВ шшментратора Числов о эквивал Импульс опроса 8.4 8 8 2252 3 360448 0 у 66 И 51 2662 598 1 У 9 2,9 67 И 50 б 458752 у 2 7 19 И 4 0720 О 7 1520 у 4 5 на в (фиг элем нал уров ступ 65 И-НЕ 77 к форпоступна сро Сигнал с выхода Ф блока 16 удравления поступает далее на вход Я шифратора 5.и навход % блока 73 формирования установочного импульса (фиг. 2 и 3).Сигналы с выходов элементов И.49- 63 шифратора 5 поступают также на вход Ф блока 73 формирования уста-. новочного импульса (фиг. 3) и далее на входы элементов ИЛИ 744-(744 Ц ., с выходов которых сигналы поступают на второй вход элементов И 754 -(75 Ф Фк)1, на первый вход которых поступают сигналы импульсов опроса по входу М; . Сигналы с выходов элемен . тов И 751 -(75 ФК) поступают на вхо-. ды элементов ИЛИ 76 -(7 бф 1 с), с выходов которых сигналы поступают на вторые входы элементов И 774 -77, на первые входы которых.поступает импульс по входу й блока 73 шифра- тора 5. На,выходе .элементов И 77 -мируется установочный импульс ающий с выходов шифратора 5 тветствующие входы группы 12 элементов ИЛИ, с.выходов которых сиг.нал поступает на суммирующий входКф счетных декад 7.-7 кСигнал с 5 выхода элемента И 27 через элемент.28 задержки (время задержки элемента28 выбирается, исходя из времениформирования установочного импульсав блоке 73 шифратора 5)-поступает 50 на нулевой установочный вход триггера 26, переводя его в нулевое сос-.тояние, Сигнал низкого уровня с прямого выхода-триггера 26 поступаетна первый вход элемента И 27, запре щая прохождение тактовых импульсов,поступающих с входа н блока 16управления на второй вход элемента И 27.После окончания сигнала фПускфходер блока 16 управления. 1) и соответственно на входеента НЕ 22 устанавливается сигнизкого уровня. Сигнал высокогоня с выхода элемента НЕ 22 поает на второй вход элемента20, на первом входе которогопо:прежнему присутствует сигнал высокого уровня. Сигнал низкого уровнявыхода элемента И-НЕ 20 инвертируется элементом НЕ 23 и на выход 8 блока 16 управления поступает сигнал высокого уровня. Наличиесигнала низкого уровня на выходе ши высокого уровня на выходе з блока 16 управления, поступающих соответственно на управляющие входы уи м счетных декад 7 -7 десятичногореверсивного счетчика б, определяетрежим счета.Режим суммирующего счета последовательности импульсов от одного допяти обеспечивается наличием суммирующих счетных входов К +, на кото"рые поступают соответствующие последовательности импульсов с выходагруппы 12 элементов ИЛИ,Режим вычитающего счета последовательности импульсов от одного дочетырех обеспечивается наличием вычитающих счетных входов К- , на которые поступают соответствующие последовательности импульсов с выходагруппы 14 элементов ИЛИ.При переполнении счетных декад7 -7 перенос из предыдущей счетнойдекады в последующую осуществляется.с помощью группы элементов 84 -8 кзадержки, сигналы с выходов которыхпоступают на дополнительные входыгруппы 12 элементов ИЛИ,Импульс заема с выхода К" счетных декад 71-7передается в старшую счетную декаду с помощью второйгруппы элементов 9 -9 задержки,сигналы с выходов которых поступаютна дополнительные входы второй группы 14 элементов ИЛИ.Таким образом, в десятичном реверсивном счетчике 6 после опросапервых, например, четырех разрядов2-2 двоичного кода записываетсячисло, соответствующее весу одновременно опрашиваемых разрядов.Сигнал переполнения счетчика 78(фиг. 4),поступает на выход В переполнения формирователя 11 и далеена вход д переключения распределителя 3 импульсов, после чего ( фиг. 1)на выходе 8 распределителя 3 импульсов формируется сигнал опросаследующих, например, четырех разрядов 2-2"О разрядов двоичного кода.Сигнал опроса с выхода 8 распре-делителя 3 импульсов поступает навход Ь. шифратора 5 и далее на первые входы элементов И 30, 34, 38и 42, на вторые входы которых ужепоступили сигналы с прямых выходоврегистра 10 двоичного кода черезвход м шифратора 5.В дальнейшем работа преобразователя двоичного. кода в двоично-десятичный происходит аналогично описанному аде.О Процесс преобразования двоичного кода в двоично-десятичный продолжается до тех пор, пока не будут опрошены все разряды двоичного кода, записанного в регистр 10. Как только произойдет преобразование последних например, четырех разрядов 2-2 двоичного кода в двоично-десятичный, процесс преобразования заканчивается и на выходе у распределения импульсов появляется сигналсброса. Сигнал высокого уровня с выходараспределителя 3 импульсов поступает на тактовый вход регистра 10,двоичного кода и вход сброса форми- (5 рователя 11 последовательности импульсов, производя их установку внулевое состояние. Сигнал высокогоуровня с выхода О распределителяимпульсов поступает также на вход 20 й блока 16 управления, в результате чего на выходе щ блока 16 управления появляется сигнал высокогоуровня, поступающий на управляющийвход У счетных декад 71 -7 десятичного реверсивного счетчика б. Сигналвысокого уровня с выхода элементаИЛИ 18 инвертируется элементом НЕ 19(фиг. 1), С выхода элемента НЕ 19сигнал низкого уровня поступает навход элемента И-НЕ 20, на выходекоторого появляется сигнал высокогоуровня. Сигнал высокого уровня с выхода элемента И-НЕ 20 поступает навход элемента НЕ 23, С выхода элемента НЕ 23 сигнал низкого уровня по ступает на выход э блока 16 управления и далее на управляющий входВ счетных декад 7-к наличие сигнала высокого уровня на управляющихвходах У и низкого - на управляющих 40 входах о счетных декад 7 -7 десятичнотФ реверсивного счетчика бпозволяет произвести его установкув нулевое состояние.Таким образом, преобразователь 45 двоичного кода в двоично-десятичныйподготовлен к приему следующего. сигнала фПуск",Время преобразования двоичногокода в двоично-десятичный равноТ=(йьь) И, О)где й - количество импульсов опроса 1,5 - количество групп одновременно опрашиваемых разрядов двоичного кода, имеющих хотя бы один из разрядов в опрашиваемой группе, установленный в единичное состояние;1 - частота следования тактовых Нимпульсов.Количество импульсов опроса определяется из выраженияй=еиОе(х)с округлением в большую сторону,где и - число разрядов преобразуемого двоичного кода;Я - количество одновременно опрашиваемых разрядов двоичного кода.Для практических целей целесооб разно воспользоваться упрощенным выражением, получаемым из выражения (1) при условии равенства й:5, определяющем максимальное время преобразования двоичного кода в.двоично-де сятичный ф все.(фкп "АСтоимость предлагаемого преобразователя двоичного кода в двоично-десятичный при этом увеличивается не- ЗО значительно, примерно на 8-12, относительно стоимости преобразователя- прототипа. Формула изобретения 1. Преобразователь двоичного кода в двоично-десятичный, содержащий 40 первую группу элементов И, распре;, делитель импульсов, десятичный счетчик, включающий К декад и первую группу из (К)-го элемента задержки, где К - число десятичных разрядов 45 преобразуемого кода, регистр двоичного кода, шифратор, первую группу элементов ИЛИ, формирователь последовательности импульсов, тактовый вход которого соединен с тактовым выходом распределителя импульсов, выход сброса которого соединен с тактовым входом регистра двоичного кода и с входом сброса формирователя последовательности импульсов, тактовый выход которого соединен с тактовым входом шифратора, информационный вход которого соединен с выходом . регистра двоичного кода и с первым информационным входом распределителя импульсов, второй информационный. 6 О вход которого соединен с входом нуля преобразователя, информационные входы которого соединены с первыми входами элементов И первой группы, первая группа выходов которой соеди65 2. Преобразователь по п. 1, о тл и ч а ю щ и й с я тем, что в нем блок управления содержит элемент И-НЕ, элемент И, первый и второй элементы ИЛИ, четыре элемента НЕ, элемент дифференцирования, элемент задержки и триггер, 5-вход которого через элемент дифференцирования соединен с выходом первого элемента ИЛИ, входы которого являются информационными входами блока управления, первый и второй установочные выходи кот=билМаксимальное время преобразования двоичного кода в двоично-десятичный 5 для преобразователя прототипа определяется выражениемт =4 ОЦИКоэффициент быстродействия предлагаемого преобразователя двоичного кода в двоично-десятичный по отношению к преобразователю (2 ) равен 1,666 нена с информационными входами первой декады десятичного счетчика,а вторая группа выходов соединенас информационными входами регистрадвоичного кода, вход опроса шифратора соединен с выходом опроса распределителя импульсов, первый входкоторого соединен с вторыми входамивсех элементов И первой группы и совходом пуска преобразователя, выходы которого являются выходами десятичного счетчика, выходы переполнения 1-й декады которого (11-К)-йчерез соответствующие элементы задержки пЕрвой группы соединены спервыми входами (1 Ф 1) элементов ИЛИпервой группы, остальные входы которых соединены с первой группой выходов шифратора, вход переключенияраспределителя импульсов соединен свыходом переполнения формирователяпоследовательности импульсов, о тл и ч а ю щ и й с я тем, что, сцелью повышения быстродействия, в неговведены блок управления, вторая группаэлементов И, а десятичный счетчик выполнен реверсивным и содержит вторуюгруппу элементов задержки, вход 1-гоэлемента которой соединен с выходомзаема 1-й декады десятичного счетчика, а выход 1-го элемента задержкивторой группы соединен с первымвходом (1 Ф 1)-го элемента ИЛИ второйгруппы, остальные входы элементовИЛИ второй группы соединены соответственно с второй группой выходовшифратора, третья группа выходовкоторого соединена с информационнымвходом блока управления, тактовыйвход которого соединен с тактовымвыходом блока опроса, выход сбросакоторого соединен с входом сбросаблока управления, вход пуска которогосоединен с входом пуска преобразователя, первый установочный и разрешающий выходы блока управления соединены соответственно с входами установки в нуль и входами разрешенияустановки всех декад десятичногосчетчика, входы сложения и вычитаниякоторого соединены соответственно свыходами первой и второй групп элементов ИЛИ, второй установочный выход блока управления соединен с ус-.тановочным .входом шифратора.