Преобразователь двоично-десятичного кода в двоичный

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик щ 1 005027(22) Заявлено 2007.81 (21) 3317917/18-24с присоединением заявки М рв 1 М К з 60 б Р 5/02 Государственный комитет СССР ио делам изобретений и открытийОпубликовано 150 Х 83, Бюллетень М 910 Дата опубликования описания 15,03.83 72) Авторыизобретения В.Ш.Сирота и В.В.КухарчВини витель завод радиотехнической аппарату 54) ПРЕОБРАЭОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ анного преобразовабольшом объеме аппа йства эакиэкой скованной сруюших касодноуровь достигается ователь двоич двоичный р сод Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении автоматизированных систем управления.Известен преобразователь двоично-десятичного кода в двоичный, содержащий комбинационную схему, разбитую на отдельные уровни, принем каждый уровень соответствует операции сдвига (1).Недостаток д теля состоит вратуры.Наиболее близким к предлагаемому является преобразователь двоично десятичного кодав двоичный, содержащий триггерные тетрады и каскады двоичных сумматоров 2.Недостаток этого устро лючается в относительно н рости преобразования, свя большим количеством сумми кадов, использующих лишь невый перенос.Цель изобретения - увеличение быстродействияПоставленная целтем, что в преобраэ но- десятичного кода в ержащий триггерные тетрады входногокода и сумматор, выходы которогоявляются выходами преобразователя,а входы трех младших разрядов сумматора соединены соответственно свыходами трех старших разрядов младшей триггерной тетрады, выход младшего разряда которой является выходом младшего разряда преобразова-,теля, входы которого являются входами триггерных тетрад, введенагруппа из (и - 1) -го преобразователя десятичных разрядов в двоичныйкод, где и - число десятичных разрядов входного кода, содержащегопреобразователь десятичного разря -,да десятков и преобразователь десятичного разряда сотен в двоичныйкод,. а сумматор выполнен многовходовым, причем входы-го, где= 1 - (и - 1) преобразователя десятичного разряда в двоичный код группы соединен с выходами (1+ 1) -йтриггерной тетрады, а разрядные выходы (го преобразователя десятичных разрядов в двоичный код группы соединен с входами соответству -т)щих разрядов сумматора, первый ивторой дополнительные входы суммдтооа соединены соответственно113 ПП фПат г. Ужгород, Ул . Проектн Фил едактор Л, Алексеен Тираж 704 Государственног делам изобретени ва, Ж, Раушск Подпискомитета СССРи открытийя наб., д. 4/5входами логического нуля и логичес -кой единицы преобразователя.Кроме того, преобразователь десятичного разряда десятков в двоичныйкод содержит десятЬ элементов И ичетыре элемента ИЛИ, выходы которых 5являются выходами преобразователяразряда десятков в двоичный код,инверсный вход младшего разряда которого соединен с первыми входамипервого, второго, третьего и четвертого элементов И, вторые входы которых соединены соответственно с инверсными входами третьего, четвертого, второго и третьего разрядовпреобразователя разряда десятков вдвоичный код, прямой вход первогоразряда которого соединен с первымивходами пятого, шестого и седьмогоэлементов И, вторые входы которыхсоединены соответственно с первымивходами восьмого, девятого и вторымвходом восьмого элементов И и с прямыми входами третьего и второго иинверсным входом второго разрядовпреобразователя разряда деСятковв двоичный кодинверсный вход третьего разряда которого соединен соот -ветственно с третьими входами шестого и седьмого элементов И и вторымвходом девятого элемента И, первый и второй входы, десятого элемента И ЗОсоединены с инверсным входом четвертого разряда преобразователя разряда десятков в двоичный код, выходы двух младших разрядов которого соединены соответственно с прямым входом пер ного и инверсным входом второго разрядов преобразователя разрядов десятков в двоичный код, выходы первого ипятого, четвертого и девятого, седьмого и десятого элементов И соедине- фо ны соответственно с входами первого, второго и третьего элементов ИЛИ, выходы второго, третьего, шестого и восьмого элементов И соединены с входами четвертого элемента ИЛИ. 45Преобразователь десятичного разряда сотен в двоичный код содержит тринадцать элементов И и пять элементов ИЛИ, выходы которых являются выходами старших разрядов преобразователя разряда сотен в двоичный код, прямой вход первого разряда которого соединен с первыми входами первого, второго, третьего и четвертого элементов И, вторые входы которых соеди. нены соответственно с инверсными входами четвертого, второго, прямыми вхо. дами третьего и четвертого разрядов преобразователя разряда сотен в двоичныйкод, прямой вход первого разряда которого соединен с первыми вхо О дами пятого, шестого и седьмого элементов И, вторые входы которых со - единены соответственно с прямыми входами четвертого, пятого и инверсным входом третьего разрядов преобразо вателя разряда сотен в двоичный код, прямой вход второго разряда которого соединен с третьим входом седьмого элемента И и с первыми входами восьмого и девятого элементов И, вторые входы которых соединены соответственно с инверсным и прямым входами третьего разряда преобразователя разряда сотен в двоичный код, инверсный вход второго разряда которого соединен с ,первыми входами десятого и одиннадцатого элементов И, вторые входы которых соединены с прямым входом третьего разряда преобразователя разряда сотен в двоичный код, прямой вход четвертого разряда которого через двенадцатый и тринадцатый элементы И соедчнен соответственно с первыми входами первого и второго элементов ИЛИ, вторые входы которых соединены соответственно с выходами восьмого и девятого элементов И, а третий вход первого элемента ИЛИ соединен с выходом одиннадцатого элемента И, выходы первого и шестого элементсв И соединены соответственно с первыми входами третьего и четвертого элементов ИЛИ, вторые входы которых соединены с выходами пятого и второго элементов И, выходы третье" го, четвертого, седьмого и десятого элементов И соединены с входами пятого элемента ИЛИ, прямые входы первого второго и третьего разрядов преобразователя разряда сотен в двоичный код соответственно являются выходами трех младших разрядов преобразователя разряда сотен в двоичный код.Помимо этого, в нем разряд сумматора состоит из трех мультиплексеров, выходы которых являются соответственно выходами суммы, младшего и старшего разрядов переноса сумматора, а управляющие входы всех мультиплексеров соединены соответственно с входами первого и второго слагаемых и с входами мпадшего и старшего разрядов переноса, первый вход первого мультиплексера соединен с прямым входом третьего слагаемого, а первые входы второго и третьего мультиплексеров соединены с входом логического нуля, второй и третий входы первого и второго мультиплексеров соединены соответственно с.инверсным и пряьым входами третьего слагаемого, четвертые входы первого и второго мультинленсеров - соответственно с прямым входом третьего слагаемого и входом логической единицы, пятые входы первого и второго мультиплексеров соеди - нены соответственно с инверсным и прямым входами третьего слагаемого, шестой и седьмой входы первого и второго мультиплексеров соединены соответственно с прямым входом третьего слагаемого и входом логической единицы, входы с первого по седьмой третьего мультиплексера соединены с входом логического нуля, восьмой и девятый входы первого мультиплексера соединены с инверсным5 входом третьего слагаемого, восьмой и девятый входы второго и третьего мультиплексеров соединены соответственно с пряьым и инверсным входами третьего слагаемого, с прямым 10 вхоцом третьего слагаемого и входом логического нуля, десятый и один,надцатый входы первого, второго и третьего мультиплексеров соединены соответственно с пряьим вхо дом третьего слагаемого, с входом логической единицы и входом логического нуля, двенадцатый вход первого и второго мультиплексеров соединен с инверсным входом третьего слагаемого, а двенадцатый, тринадцатый и четырнадцатый входы третьего мультиплексера соединены соответственно с прямым входом третьего слагаемого, с входом логического нуля и входом логической единицы, тринадцатый и четырнадцатый входы первого мультиплексера соединены соответственно с прямым и инверсным входами третьего слагаемого, а пятнадцатый и шестнадцатый входы первого мультиплексера соединены соответственно с инверсным и прямым входами третьего слагаемого, тринадцатый и четырнадцатый входы второго мультиплексера соединены соответственно с входом логической единицы и инверсным входом третьего слагаемого, пятнадца.тый и шестнадцатый входы второго мультиплексера - с инверсным входом третьего слагаемого и входом ло гической единицы, пятнадцатый и шестнадцатый входы третьего мультиплексера соединены соответственно с прямым входом третьего слагаемого и входом логической единицы. . 45На фиг, 1 приведена блок-схема предложенного преобразователя; на фиг. 2 и 3 - схемы преобразователей разрядов десятков и сотен в двоичный код; "на . фиг. 4 - схема одного разрядасумматора.Преобразователь содержит фиг. 1) триггерные тетрады 1, преобразователи 2 десятичных разрядов в,двоичный код, причем преобразователь 2-1 является преобразователем разряда десятков, а преобразователь 2-2 преобразователем разряда сотен, сумматор 3Сумматор 3 является сумматором с многоуровневым переносом. На вхо ды 4 и 5 сумматора 3 подаются уровни логического нуля и логической единицы соответственно.Преобразователь разряда десятков в двоичный код фиг. 2) содержит элементы И 6-15 и элементы ИЛИ 16-19, объединенные в элеМенты И-ИЛИ.Преобразователь разряда сотен в двоичный код фиг. 3) содержит элементы И 20-32 и элементы ИЛИ 33-37, также объединенные в элементы И-ИЛЙ.Разряд сумматорафиг. 4) содержит мультиплексеры 38-40, формующие значение разрядной суммы, сигнала пе . реноса в соседний старший разряд и сигчала переноса в следующий разряд.Работа преобразователя двоично-десятичного числа и двоичнь 1 й основана на позиционном представлении десятичного числаао 10 + а 10 +ап 10Это число по весам десятичного числа преобразуется в двоичные эквивалентыак 10 )2+(а, 10) 2 +а 10")р и двоичные эквиваленты суммируютап 10)где к - числа от 1 до 9;и - разрядность числа.Преобразователи десятичных раз - рядов в двоичный код строятся по таблицам истинности. В табл. 1 приведена таблица истинности для преобразователя десятков; в табл2 - таблица истинности для преобразователя десятичного разряда сотен, в табл.3 таблица истинности трехвходового сумматора.Работа устройства поясняется на следующем примере.Число 358 представлено.в тетрадах в виде 0011,0101, 1000. Пряьые и инверсные выходы двоично-десятичного кода 0011 тетрады сотен 1-3, двоично-десятичного кода 0101 тетрады десятков 1-2 поступают на входы преобразователя разряда сотен 2-2 и десятков 2-1 соответственно. После преобразования на выходах преобразователя сотен 29, 28 2 , 26, 25, 2 ф, 23 22 2", 2 О)в двоичный эквивалент формируется код 0100 1011 00, а на выходах преобразователя;десятков2 Ь 25 24, 2 3, 22, 21, 2 О)в двоичный эквивалент - код 011 00 10.Двоичные эквиваленты кодов сотен, (,300 ) и кодов десятков 150)2 и двоично-десятичный код тетрады единиц 1000 поразрядно складываются на многовходовом сумматоре 3.Сложение чисел10000011001001001011000101100110обеспечивает перевод искомого числа358 в двоичную систему счисленияэа один такт сложения.8 1005027 Использование данного преобразователя позволит значительно повысить быстродействие, а по сравнению с асинхронным комбинационнымпреобразователем 13 упростить схему и повысить ее надежностьТ а б л и ц а 1 1 0 0) 2 1 1 0) 0) 0 1 160) 2формула изобретения 1. Преобразователь двоично-десятичного кода в двоичный, содержащийтриггерные тетрады входного кодаи сумматор, выходы которого являются выходами преобразователя, а входы трех .младших разрядов сумматорасоединены соответственно с выходамитрех старших разрядов младшей триггерной тетрады, выход младшего раз Оряда которой является выходом младшего разряда преобразователя, входыкоторого являются входами триггерных тетрад, о т л и ч а ю щ и й с ятем, что, с целью повышения быстродействия преобразователя, в неговведена группа из п - 1) -го преобразователя десятичных разрядов вдвоичный код, где и - число десятич -ных разрядов входного кода, содержащего преобразователь десятичного разряда десятков и преобразователь десятичного разряда сотен в двоичныйкод, а сумматор выполнен многовходовым, причем входы-го где= 1- (О - 1) преобразователя десятичногоразряда в двоичный код группы соединен с выходами 1 + 1) -й триггернойтетрады, а разрядные выходы-гопреобразователя десятичных разрядовв двоичный код группы соединены свходами соответствующих разрядов сумматора, первый и второй дополнительные входы сумматора соединенысоответственно с входами логичес.кого нуля и логической единицы преобразователя.2. Преобразователь по и. 1, ол и ч а ю щ и й с я тем, что в немпреобразователь десятичного разрядадесятков в двоичный код содержит 4 Одесять элементов И и четыре элемента ИЛИ, выходы которых являются выходами преобразователя разряда десятков в двоичный код, инверсный входмпадшего разряда которого соединенс первыми входами первого, второго,третьего и четвертого элементов И,вторые входы которых соединены соответственно с инверсными входами третьего,четвертого, второго и третьего 50разрядов преобразователя разряда десятков в.двоичный код, прямой входпервого разряда которого соединен спервыми входами пятого, шестого иседьмого элементов И, вторые входыкоторых соединены соответственно спервыми входами восьмого, девятого ивторым входом восьмого элементов Ии с прямыми входами третьего и второго и инверсным входом второго разрядов преобразователя разряда десятков в двоичный код, инверсный входтретьего разряда которого соединенсоответственно с третьими входамишестого и седьмого элементов И ивторым входом девятого элемента И, 65 первый и второй входы десятого эле -мента И соединены с инверсным входом четвертого разряда преобразователя разряда десятков в двоичныйкод, выходы двух младших разрядов которого соединены соответственно спрямым входом первого и инверсным,входом второго разрядов преобразователя разрядов десятков в двоичныйкац, выходы первого и пятого, четвертого и девятого, седьмого и десятого элементов И соединены соответственно с входами первого, второго,и третьего элементов ИЛИ, выходы второго, третьего, шестого и восьмогоэлементов И соединены с входами чет -вертого элемента ИЛИ,3, Преобразователь по пп, 1 и 2,о т л и ч а ю щ и й с я тем, чтов нем преобразователь десятичногоразряда сотен в двоичный код содержит тринадцать элементов И и пятьэлементов ИЛИ, выходы которых являются выходами старших разрядов преобразователя разряда сотен в двоичныйкод, прямой вход первого разряда которого соединен с первыми входамипервого, второго, третьего и четвертого элементов И, вторые входы которых соединены соответственно синверсными входами четвертого, второго, прямыми входами третьего ичетвертого разрядов Преобразователяразряда сотен в двоичный код, прямой вход первого разряда которогосоединен с первыми входами пятого,шестого и седьмого элементов И, вторые входы которых соединены соответственна с прямыми входами четвертого, пятого и инверсным входомтретьего разряцов,преобразователяразряда сотен в двоичный код, прямой вход второго разряда которогосоединен с третьим входом седьмогоэлемента И и с первыми входами восьмого и девятого элементов И, вторыевходы которых соединены соответственно с инверсным и прямым входамитретьего разряда преобразовагеляразряда сотен в двоичный код, иБчерсный вход второго разряда которогосоединен с первыми входами десятогои одиннадцатого элементов И, вторыевходы которых соединены с прямымвходом третьего разряда преобразователя разряда сотен в двоичный код,прямой вход четвертого разряда которого через двенадцатый и тринадцатыйэлементы И соединен соответственнос первыми входами первого и второгоэлементов ИЛИ, вторые входы которыхсоединены соответственно с выходамивосьмого и девятого элементов И,.а третий вход первого элемента ИЛИсоединен с выходом одиннадцатого элемента И, выходы первого и шестогоэлементов И соединены соответственно с первыми входами третьего и четвертого элементов ИЛИ, вторые входы которых, соединены с выходами пятого и второго элементов И, выходы третьего, четвертого, седьмого и десятого элементов И соединены с входами пятого элемента ИЛИ, прямые входы первого, второго и третьего разрядов преобразователя разряда сотен в двоичный код соответственно являются выходами трех младших разрядов преобразователя разряда сотен 10 в двоичный код.4. Преобразователь по пп. 1 - 3, о т л и ч а ю щ и й с я тем, что в нем разряд сумматора состоит из трех мультиплексеров, выходы которых 15 являются соответственно выходами суммы, младшего и старшегоразрядов переноса сумматора, а управляющие ,входы всех мультиплексеров соединены соответственно с входами первого и ро второго слагаемых и с входами младшего разрядов переноса, первый вход первого мультиплексера соединен с прямым входом третьего слагаемого, а первые входы второго и третьего мультиплексеров соединены с входом логического нуля, второй и третий входы первого и второго мультиплексеров соединены соответственно с инверсным и прямым входами третьего слагаемого, четверже входы первого и второго мультиплексеров - соответственно с прямым входом третьего слагаемого и входом логической единицы, пятые входы первого и второго мультиплексеров соединены соответственно с инверсным и прямым входами третьего слагаемого, шестой и седьмой входы первого и второго мультиплексеров соединены соответственно с прямым входом третьего слагаемого и входом 4 О логи кой единицы, входЫ с первого по седь й третьего мультиплексера соединены входом логического нуля, восьмой и дев тый входы первого муль-. типлексера соединены с инверсным 45 входом третьего слагаемого, восьмой и девятый входы второго и третьегомультиплехсеров соединены соответственно с прямым иинверсным входамитретьего слагаемого, с прямым входом третьего слагаемого и входом логического нуля, десятый и одиннад"цатый входы первого, второго итретьего мультиплексеров соединенысоответственно с прямым входом третьего слагаемого, с входом логической единицы и входом логического нуля, двенадцатый вход первого и второго мультиплексеров соединен синверсным входом третьего слагаемого, а двенадцатый, тринадцатый ичетырнадцатый входы третьего мультиплексера соединены соответственнос прямком входом третьего слагаемого,с входом логического нуля и входомлогической. единицы, тринадцатый ичетырнадцатый входы первоГо мультиплексера соединены соответственно с прямым и инверсным входамитретьего слагаемого, а пятнадцатыйи шестнадцатый входы первого мультиплексера соединены,соответственно с инверсным и прявюм входамитретьего слагаемого, тринадцатый ичетырнадцатый .,входы второго мульти-;плексера соединены соответственнос входом логической единицы и инверс. -ным входом третьего слагаемого, пятнадцатый и шестнадцатый входы второго мультиплексера - с инверсным входом третьего слагаемого и входомлогической единицы, пятнадцатый ишестнадцатый входы третьего мультиплексера соединены соответственно спряьим входом третьего слагаемогои входом логической единицы,Источники информации,принятые во внимание при экспертизе1. Алексенко А.Г. Основы микросхемотехники . "Сов . радиоф, 1977,с. 77-78, рис. 54.2. Патент США Р 3705299,кл. 235-155, 1973.