Преобразователь двоичного кода в код с весовыми коэффициентами 1 и -1 и обратно

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЕНИЯ -"." К АВТОРСКОМУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗО(71) Киевский ордена Ленина политехнйческий институт им, 50-летия Великой Октябрьской социалистической революции (53) 681,325(088.8)(56) 1. Патент Великобритании % 1513102. кл. ( 4 А, опублик. 1976,й. Мс. Сре 9 Еси Э.Н. йогджаге еайхсОоп оЮ а Регьзсй ИотЬегТГапзЕогпаОов ЗЕБР Топь АсооЫ ВреесЬ сед Мсра Росеы 1 пЧ;, ХАНЕ, 1976,АКР - 24, с. 216-225 (прототип).(54) (57) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В КОД С ВЕСОВЫМИ КОЗффИЦИЕНТАМИ 1 ИИ ОБРАТНО, содержащий блок определения знака,триггер знака, группу полусумматоров и выходной мультиплексор, выход которого явпФется выходом мантиссы цреобразователя, управляющий вход которого соединен с управляющим входом выходного мультиплексора; информационные входы которого соединены с выходами группы попусумматоров, выход блока определе ния знака является выходом знака преобразователя, вход знака которого соединен со входом триггера знака, о т л и ч аю ш и й с я тем, что, с целью повьппения быстродействия и упрощения преобра-ЯО 1007097 Ф зователя в него введены вычитаюший счетчик, первый и второй элементы ИЛИНЕ и управляющий мультиплексор, а блок определения знака содержит элемент ИЛИИЛИ-НЕ и мультиплексор знака, первый информационный вход которого соединен с выходом первого элемента ИЛИ-НЕ и первым входом управлявшего мультиплексора, второй информационный вход ясоторого соединен с выходом триггера знака и первым входом первого элемента ИЛИНЕ, второй вход которого соединен.с выходом старшего разряда вычитающегу счетчика и первым входом второго элемента ИЛИ-НЕ, второй вход которого соединен с инверсным выходом элементаИЛИ-ИЛИ-НЕ, прямой выход которого соединен с вторым информационным входоммультиплексора знака, входы элемента ИЛИ-ИЛИ-ИЕ соединены с выходами вычнтаюшего счетчика и с информационнымиЬй входамиполус ммато ов г ппы и ав-.3 аай у р ру ур ляюшие входы которых соединены с выходом управляющего мультиплексора; управлякнций вход которого соединен с управляющим входом преобразователя, с управляющим входом мультиплексора знака и с третьим входом второго элемента ИЛИНЕ, выход которого соединен со счетным входом вычитаюшего счетчика, информа- ,.ционные входы которого являются входами мантиссы преобразователя, управляющий вход которого соединен с управлявшим входом мультиплексора знака,1007 использовано при построении специализированных вычислительных устройств.Известен преобразователь двоичныхчисел в код числа по модулю М, содержащий регистр, постоянное запоминающееустройство, двоичный сумматор, мультиплексор и два сумматора по модулю М,каждый из которых состоит из трех двоичных сумматоров и мультиплексораГ 13,Недостаток известного преобразователя состоит в низком быстродействии ибольшом объеме аппаратуры.Наиболее близким по технической сушности к предлагаемому является преобразователь двоичного кода в код с весовыми коэффициентами 1 и -1 и обратно,содержащий логический блок, триггер зна- .ка, группу полусумматоров и выходноймультиплексор 23Недостаток данного преобразователясостоит в низком быстродействии, связанном с необходимостью выполнения .четырех операций (сдвиг, сравнение с нулем, упередача на сумматор одного из трех чисел, сложение), а также в относительнобольшом объеме аппаратуры.Целью изобретения является увеличение быстродействия и упрощение преобразователя,Поставленная цель достигается тем,что в преобразователь двоичного кода вкод с весовыми коэффициентами 1 и -1 иобратно, содержащий блок определениязнака триггер знака, группу полусумма 35торов и выходной мультиплексор, выходкоторого является выходом мантиссы преобразователя, управляющий вход которогосоединен с управляющим входом выходно 46го мультиплексора, информационные входы которого соединены с выходами группы полусумматоров, выход блока определения знака является выходом знака преобразователя, вход знака которого соединен с входом триггера знака, введены вы 45вычитайший счетЧик, первый и второйэлементы ИЛИ-НЕ и управляющий мультиплексор, а блок определения знака содержит элемент ИЛИ-ИЛИ-НЕ и мультиплексор,знака, первый информационный входкоторого соединен с выходом первогоэлемента ИЛИ-НЕ и первым входом упрамяюшего мультиплексора, второй информационный вход которого соединен свыходом триггера знака и первым входом первого элемента ИЛИ-НЕ, второйвход которого соединен с выходом старшего разряда вычитающего счетчика и 2. Если число А является четным и положительным, т.е. сО= О, 01.=0, то55 Изобретение относится к автоматикеи вычислительной технике и может быть 097 2первым входом второго элемента ИЛИНЕ, второй вход которого соединен с инверсным выходом элемента ИЛИ-ИЛИ-НЕ,пРямоэ выход которого соединен с вторым информационным входом мультиплексора знака, входы элемента ИЛИ-ИЛИ-НЕсоединены с выходами вычитаюшего счетчика и с информационными входами полусумматоров группы, управляющие входыкоторых соединены с выходом управляющего мультиплексора, управляющий входкоторого соединен с управляющим входом преобразователя, с управляющим входом мультийлексорв знака и с третьимвходом второго элемента ИЛИ-НЕ, выходкоторого соединен со счетным входом вычитаюшего счетчика, информационйые вхо/ды которого ямяются входами мантиссыпреобразователя, упрамяюший вход которого соединен с управляющим входоммультиплексора знака.На чертеже представлена блок-схемапредлагаемого преобразователя.Преобразователь содержит блок 1 определения знака, элемент ИЛИ-НЕ 2, вычитаюший счетчик 3, элемент ИЛИ-НЕ 4,триггер 5 знака, упрамяюший мультиплексор 6, группу полусумматоров 7, выходной мультиплексор 8,В состав определения знака блока 1входят элемент ИЛИ-ИЛИ-НЕ 9 и мультиплекстор 10 знака.Предлагаемый преобразователь осуществляет преобразование Ф 1 -разрядногочисла со знаком, представленного в си-стеме счисления с цифрами О и 1 в прямом коде А(а а а а ЗН 91 ОЯ " О0 в его представление по модулю М=2+1 в системе счисления с цифрами - 1 и 1,зньь" оПри выполнении прямого преобразования возможны следующие случаи.1. Если число А ямяется нечетным и положительным, т.е. сто = 1, 05 = О, то 6: Д+"-" Ъ =О (1) 2 Зн Д+(2 -1)-М А 1-О (2)2 ЩВ-А+г"-2 фЬн=ц И) а= 1, то 4, Если сФ(ф= Оэ 5. Если А = Оф т.е.сааб 1 Офйп-Оф , 00=0, то, не преобразуя мантиссы, принимается ЬЗ=О.15Примеры использования выражений (1), . (2),:(3), (4) для выполнения прямого преобразования (при условии, что в системе счисления с цифрами -1 и 1 цифра 1 кодируется как 1, а цифра (-1) - как О) М приведены ниже.1, А = 0,1001 (9)1100 циклический сдвигвправоВ = 0,1100 (9) 22. А: = 0,1100 (12)0110 циклический сдвигвправов . 1 вычитание единицы 0101В = 0,0101 (-5 И 12 тткиЯ(2 +1)Ч3. А = 1,1001 (-9)1100 (циклический сдвигвправо0011 поразрядная инверсия ЗфВ = 0,0011 (-9)4. А = 1,1100 (-12)0110 циклический сдвигвправо- 1 .вычитание единицы01011010 поразрядная инверсияВ = 0,1010 (5=(-12)тод (2+1)При выполнении обратного преобразования возможны следующие случаи.11. Если В 10, т.е. в 4 1, тоА=ИВ-(2. -1)1 с =0 (5)(6) А=2,3. Если В = О, т.е. в =1, то, не преобразуя мантиссы, принимается а:О. ИПримеры использования выражений (5), (6) для выполнения обратного преобразования приведены ниже. 2. Если В (О, т.е. в .О, то 41, В = 0,1110 (13)1101 циклический сдвигвле,зоА = 0,1101 (13)2. В = 0,0001 (-13)0010 циклический сдвиг. влево1101 поразрядная инверсияА = 1,1101 (-13)й Предлагаемый преобразователь работает следующим образом,В исходном состоянии триггер 5 знака и вычитающий счетчик 3 обнулены.По сигналу пуска в триггер 5. знака ивычитающий счетчик 3 записываются соответственно знак и циклически сдвинутаяна один разряд вправо мантисса преобразуемого числа, Одновременно с сигналомпуска на управляющий вход преобраэова-теля поступает сигнал, определяющий видпреобразования,При выполнении прямого цреобразования преобразователь работает следующимобразом,После того, как знак и мантисса. преобразуемого числа эафиксируются соответственно в триггере 5 знака и вычитающем счетчике 3, на втором выходе элемента ИЛИ ИЛИ-НЕ 9 в случае, когдапреобразуемое число отлично от нуля,образуется признак неравенства преобразуемого числа нулю, которое при условиичто старший (с номером 0 ) разряд вычитающего счетчика нулевой, разрешаетформирование элементом ИЛИ-НЕ 2 сигнала вычитания единицы, под действиемкоторого из содержимого вычитающегосчетчика 3 вычитается единица. Во время вычитании единипы управляющий мультипнексор 6 передает знак преобразуемого числа на управляющий вход группы 7полусумматоров, формируя таким образомпри условии, что преобразуемое число отрицательное (в триггере знака зафиксирована единица), сигнал выдачи обратногокода. Под действием этого сигнала полусумматоры группы 7 осуществляют поразрядную инверсию кода, поступающегоиэ вычитающего счетчика 3. Если сигнал56выдачи обратного кода не образовался,то происходит выдача прямого кода иэвычитающего счетчика 3. В результатена выходе группы 7 попусумматоров формируется мантисса преобразованного числа, поступающая на информационный входвыходного мультиплексора 8, которыйпередает еебез изменений на второй вы. ход преобразователя, На первом выходепреобразователя формируется знак преоб 5 1 ОО 7разованного числа, который равен отрицанию признака неравенства преобразуемого числа нулю.При выполнении обратного преобразо.вания преобразователь работает следующим образом,После того как знак и мантисса преобразуемого числа зафиксируются соответственно в триггере 5 знака и вычитаюшем счетчике 3, при условии что разряд вычитаюшего счетчика 3 с номером(б.-1) нулевой и преобразуемое числоотлично от нуля (в триггере знака 5зафиксирован нуль), на выходе элементаИЛИ-НЕ 4 образуется признак обратного кода, поступающий на Второй информа-"ционный вход управляющего мультиплексора 6, который передает его на управляющий вход полусумматоров группы 7, фор-.мируя таким образом сигнал выдачи об- щратного кода, Под действием этого сигнала попусумматоры 7 осуществляют поразрядную инверсию кода поступающегос выхода вычитаюшего счетчика 3. Еслисигнал выдачи обратного кода не абра- Изовался,то происходит выдача прямогокода из вычитаюлего счетчика 3, Далеес выходов полусумматоров группы 7 кодмантиссы числа поступает на информационный вход выходного мультиплексора 8, Зйгде посредством соответствующей коммутации циклически сдвигается на два разряда влево, Выходной мультиплексор 8передает сдвинутый код мантиссы на второй выход преобразователя, формируятаким образом мантиссу преобразованного числа, Знак преобразованного числа,совпадающий с признаком обратного кода, формируется на выходе знака преобра-эователя,Время Т 1 за которое осуществляетсяпреобразование преобразователем 2 3 опредщяется выраже ни ем+ +б + + + ф,ПК СД ВС И С ВК В 097 йгдеГп время приема кода на регистр;с- время сдвигаЪи - соответственно задержка, вносимая входной комбинационнойсхемой и коммутатором со схемой управления;1 - время суммирования;1 и %9- соответственно задержка, вносимая узлом выдачи прямого и обратного кода и Выходным мультиплексором.Введение вычитаюшего счетчика первого и второго элементов ИЛИ-НЕи управляющего мультиплексора позволяет уменьшить время Т.1 до величины2 ЙК сЧ К+ 6ФЙ где т, - время, необходимое для вычитания единицы в вычитаюшем счетчике (который с целью повышения быстродействия следут строить как счетчик с ускореннымпереносом ).Это обусловлено тем, что вместо четырех операций, выполняемых преобразователем (.2в предлагаемом преобразователе выполняются только две операции, совмещенные по времени - вычитание единицы и формирование признака равенства преобразуемого числа нулю, Кроме того, предложенная структура преобразователя позволяет сократить объем оборудования по сравнению с преобразователем 23, так как в нем предусмотрен о -разрядный комбинационный сумматор, коммутатор со схемой управления и 0 -разрядный сдвиговый .регистр.Выигрыш в быстродействии в зависимости от используемой элементной базы лежит в пределах (1,7-3) раза при уменьшении объема аппаратуры в 1,2 раза.1ктор Т. каз 2140/72 704 Подписное ВНИ рс ета СССР Тираж ИПИ Госуда о делам изо 5, Москва,твенного комитретений и откры-35, Раушс д, 4 кая н 113 жгород, ул. Проектная ал ППП "П ен Составитель М, Аршавскийыщева Техред С. Мигунова Корректор Ю. Макаренко