Преобразователь отраженного двоичного кода в позиционный двоичный код и обратно

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическихРеспублик 11999039(51 М. Кп.з 6 06 Р 5/02 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 230283 3 Е Карлюка и А.Н. Голокопос(72) Авторы изобретения ев мА.С. й.;,1.лГ.с з(71) Заявитель 54) ПРЕОБРАЗОВАТЕЛЬ ОТРАЖЕННОГО ДВОИЧНОГО КОДА В ПОЗИЦИОННЫЙ ДВОИЧНЫЙ КОД И ОБРАТНО0 5 0 Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении измерительных систем и управляющих систем.Известно устройство для преобразования отраженного двоичного кода в позиционный двоичный код, содержащее элементы задержки, элементы И, ИЛИ, И-НЕ триггеры и.формирователи в ка)кдом разряде 1.Недостаток известного устройства состоит в низком быстродействии и невозможности обратного преобразования.Наиболее близким решением данной задачи по технической сущности и схем- ному построению является преобразователь двоичного кода в код Грея и обратно, содержащий регистр из триггеров со счетными входами группы, формирователей, элементов И и элементов задержки 2).. Недостаток известного устройства состоит в низком быстродействии, так как преобразование в (и) этап, каждый из которых включает в себя сумму времен срабатывания триггера, формирователя, элемента И и времени задержки сигнала элементом задержки;30 Целью изобретения является увеличение быстродействия.Поставленная цель достигается тем, что в преобразователь отраженного двоичного кода в позиционный двоичный код и обратно, содержащий регистр и первую группу элементов И, первые . входы которых соединены с управляющим входом преобразователя, выходы которого являются выходами регистра, еди" ничный вход и-го разряда которого соединен с входом старшего разряда преоб" разователя, где и - число разрядов преобразуемого кода введены вторая и третья группы из (и)"го элемента И; группа из (и) полусумматоров, причем 1-й полусумматор (1 = 1-: и"1) имеет (1+1) входов и элемент НЕ, вход которого является стробирующим входом преобразователя и соединен с первыми входами элементов И второй группы, вторые входы которых соединены с вхо( дами соответствующих разрядов преобразователя, а выходы 1-го элемента И второй н третьей групп соответственно - с единичными и счетными входам соответствующих разрядов регистра, первые входы элементов И третьей группы соединены с выходом элемента НЕ, второй вход ) -го ( ) = 1и "2) эле 999039мента И третьей группы соединен с вы-ходом 1 -го полусумматора группы,первый вход которого соединен с входом ( 1 +1)-го разряда преобразователя, второй вход 1 -го элемента И первой группы соединен с входом ( +2)-го 5разряда .преобразователя, второй вход(п"1)-Го элемента И третьей группысоединен с входом и-го разряда преобразователя и вторым входом (п)-гоэлемента И первой группы, выход 1 -Го 10элемента И первой группы соединен( 1 +1) -ми входами с первого по 1 -ыйцолусумматоров группы,На чертеже приведена блок-схемапредлагаемого отраженного двоичного 1кода в позиционный двоичный код и обратно.Преобразователь содержит регистр1, включающий в себя. триггеры 2, .первую 3, вторую 4 и третью 5 группыэлементов И, группу б полусумматоров,инвертор 7, стробирующий вход",8, управляющий вход 9 и входы И 1- Н,.Преобразователь отраженного двоичного кода в позиционный двоичный коди обратно работает следующим образом.В исходном состоянии все триггеры2 регистра 1 находятся в нулевом состоянии, на информационных входах ББ низкие потенциалы, на стробирующем входе 8 высокий потенциал, на выходах элементов И.4,И 5 и полусумматоров б низкий потенциал. Подлежащийпреобразованию код записывается втриггеры 2 регистра 1, в старший разряд непосредственно, а в остальные З 5разряды через элементы И 4, открытые,по первым входам единичным потенциалом со стробирующего входа 8, Состояние триггеров 2 изменяется в тх разрядах, в которых код равен единице. 40При наличии на входах полусумматоровнечетного числа единиц, на их выходах появляются единичные .потенциалы,Для преобразования отраженного двоичного кода в позиционный двоичный код 4на управляющий вход 9 необходимо подать единичный потенциал на все время преобразования. При этом состояниетриггеров 2 в регистре 1 изменяетсяна противоположное в тех разрядах,по отношению к которым в старших разрядах имеется нечетное количество еди.ниц в исходном коде, Для преобразования позиционного двоичного кода в отраженный двоичный код на управляющийвход 9 необходимо подать нулевой по,.тенциал на все время преобразования,в результате чего на выходах элементов И 3 устанавливаются нулевые потенциалы. При этом состояние триггеров 2 в регистре 1 изменяется на противоположное в тех разрядах, по от- .ношению к которым в соседнем старшем.разряде имеется единица в исходномкоде; Для получения максимальногобыстродействия пРеобразователя в случае, если время 1 срабатывания полусумматора б младшего разряда больше времени 1- срабатывания триггера 2, время 1 от момента подачи исходного кода до момента подачи стробирующего потенциала определяется;выражением С = Ез + К 21где 1 - время срабатывания элемента И 3.Время преобразования Тп для этоРго случая определится выражениемТвР 1 +Не +фйб +тГгде 1 Н - время срабатывания инвертора 7;1 - время срабатывания элементаИ 5,Для получения максимального быстродействия преобразователя в случае,если время1, время 11 определяетсяИ 4 тГПредположим йеобходимо преобразовать четырехразрядный отраженный дво-,ичный код 1010 (что соответствуетвдесятичной системе числу двенадцати)в позиционный двоичный код, При поступлении.исходного кода 1010 в стар-.шем и во втором разрядах регистра.1 .триггеры 2 установятся в единичноесостояние, и в регистре будет записаиисходный вал. Единичный потенциал,поступивший на вход старшего разряда,вызовет появление на выходе элементаИ 3 единичного потенциала, который,поступив на другой вход полусумматора б второго разряда, приведет к еесрабатыванию, так как на первом еевходе присутствует нулевой потенциалсо входа М, Полусумматор 6 первогоразряда не срабатывает, так как цаего входах присутствует четное числоединиц, Через время й,после подачиисходного кода на стробирующий вход8 подается нулевой поетнциал, закрывающий элементы, И 4 по первому входу.Единичный потенциал с выхода инвертора 7, поступая на первые входы элементов И 5, приведет к срабатываниютех из них, на вторых входах которыхприсутствует единичный потенциал. Вданном случае единичный потенциал свыхода элементов И 5 во втором итретьем разрядах установит триггеры2 в противоположное состояние, в результате чего в регистре оказываетсяпозиционный двоичный код 1100 (в десятичной системе - 12).Следовательно, при преобразованииотраженного двоичного кода в позиционный двоичный код состояние триггеров в регистре изменяется на противоположное в тех разрядах, в которыхсрабатывает полусумматор при наличиинечетного количества единиц во всехстарших по отношению к данному разрядов исходного кода;Таким образом, при наличии единичного потенциала на управляющем входев преобразователе устанавливается .ре.жим преобразования отраженного двоичного кода в позиционный двоичный код,который предусматривает один этап преобразования, включающий в себя состояние триггеров тех разрядов, по отношению к которым в старших разрядахисходного кода имеется нечетное количество единиц. Быстродействие преобразователя ограничено лишь временемраспространения .сигнала на двух элементах И, .полусумматоре, инверторе ивремени переключения триггера,ПредПоложим необходимо преобразовать четырехразрядный позиционныйкод 1101 (тринадцать) в отраженный 15двоичный код. Так как на первый входполусумматора б второго разряда поступает единичный сигнал информационного входа И, а на другом его входенулевой потенциал, то.ка выходе полу- р)сумматора б появляется единичный потенциал. На выходе полусумматора бпервого разряда продолжает оставатьсянулевой потенциал, вследствие наличия нулевых потенциалов на его входах. Через время 1, после подачи исходного кода на стробирующий вход 8подается нулевой потенциал, закрывающий элементы И 4 по первому входу,Единичный потенциал с выхода инверто- ЗОра 7 приведет к срабатыванию тех элементов И 5, на вторых входах которыхприсутствует единичный потенциал. Вданном случае единичный потенциал свыхода элементов И 5 во втором итретьем разрядах установит триггеры 2в противоположное состояние, в результате чего в регистре оказывается отраженный двоичный код 1011 (в десятичной системе - 13).Следовательно, при преобразовании 4 Опозиционного двоичного кода в отраженный двоичный код состояние триггеровв регистре изменяется в тех разрядах,в которых полусумматор срабатываетпри наличии единицы в соседнем старшем .разряде исходного кода,Таким образом, при наличии нулевого потенциала на управлякщем входе впреобразователе устанавливается режимпреобразования позиционного двоичного 5 Окода в отраженный двоичный код, который предусматривает один этап преобразования.Конструктивные особенности предлагаемого технического решения позволя 55ют. повысить быстродействие преобразователя, так как преобразование отраженного двоичного кода в позиционныйдвоичный код происходит в один этап,включающий в себя запись в регистр 60,.исходного кода и изменения на противоположное состояние триггеров техразрядов, по отношению к которым встарших разрядах исходного кода имеет-ся нечетное количество единиц. Время 65 преобразования, в общем случае, определяется как сумма двух. времен срабатывания элементов И, времени срабатывания полусумматора в младшем разряде, времени срабатывания инвертора и времени переключения триггера.Предлагаемый преобразователь может быть построен в виде чисто комбинационного устройства, для чего разряд" ные входы преобразователя должны быть заведены на дополнительные входы полусумматоров. В этом случае необходимость в триггерах и элементах И 5 отпадает, а быстродействие преобразователя увеличивается.Формула изобретения Преобразователь отраженного двоичного кода в позиционный двоичный коди обратно, содержащий регистр и первую группу элементов И, первые. входыкоторых соединены с управляющим входом преобразователя, выходы -которогоявляются выходами регистра, единичныйвход и-го разряда которого соединенс входом старшего разряда преобразователя, где и - число разрядов преобразуемого кода, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, в него введены вторая итреть) группы из (и)-го элемента И,группа из (и) полусумматоров, причем1-ый полусумматор (1 =1 в : и) имеет(1+1) входов и элемент НЕ, .вход которого является стробирующим входом преобразователя и соединен с первымивходами элементов И второй группы,вторые входы которых соединены с входами соответствующих разрядов преобра"зователя, а выходы 1-го элемента Ивторой и третьей групп соответственно - с единичными и счетными входамисоответствующих разрядов регистра,первые входы элементов И третьей группы соединены с выходом элемента Е,второй вход-го (= 1 -: и -2). эле"мента И третьей группы соединен с выходом ) -го полусумматора группы, .первый вход которого соединен с входом ( ) +1)-го разряда преобразователя,второй вход-го элемента И первойгруппы соецинен с входом ( 1 +2)-горазряда преобразователя, второй вход(и)-го элемента И третьей группысоединен с входом и-го разряда преобразователя и вторым входом (и)-гоэлемента И первой группы, выход-гоэлемента И первой группы соединен с+1)-ми входами с первого по-ыйполусумматоров группы.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР9 369706, кл. Н 03 К 13/24, 08.11.73.2. Авторское свидетельство СССРМ 560222, кл. 6 06 Р 5/02, 30.05.77999039 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., д. 4/5