Преобразователь кода грея в двоичный код

ОПИСАНИЕИЗОВРЕтЕНИЯ 962915Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Своз СоветскихСоциалистическихРеспублик(22) Заявлено 03,04.81 (21) 3268826/18-24 51 Й. КП. сприсоединениемзаявки М -С 06 Г 5/02 Государственный комитет СССР ио делаю изобретений и открытий(23) ПриоритетОпубликовано 300982, Бюллетень Мо 36 Дата опубликования описания 30,09.82(54) ПРЕОВРАЭОВАТЕЛЬ КОДА ГРЕЯ В ДВОИЧНЫЙ КОД Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных и телеметрических системах.Известен преобразователь кода Грея в двоичный код, содержащий регистр, цепи сдвига и элементы ИЛИ 1).Наиболее близким техническим решением к предлагаемому является преобразователь кода Грея в двоичный код, содержащий регистр, каждый разряд которого состоит из триггера и группы элементов И-НЕ, И-ИЛИ-НЕ 21.Недостаток известных преобразователей состоит в их сложности.Цель изобретения - упрощение пре:- образователя кода Грея в двоичный КодеПоставленная цель достигается тем, что преобразователь кода Грея в дво-. ичный код, содержащий В -разрядный регистр (и -число разрядов в двоичном коде), каждый разряд которого содержит триггер, входы синхронизации и установочные входы триггеров всех разрядов подключены соответственно к шине синхронизации и шине начальной установки преобразователя кода Грея в двоичный код, единичные входы и выходы триггеров всех разрядов образуют соответственно параллельныйвход и параллельный выход преобразователя кода Грея в двоичный код, Вкаждом разряде содержит элемент наравнозначности, первый входэлемента неравнозначности первого разряда является последовательным входом преобразователя кода Грея в двоичный код .10 и подключен к Э -входу триггера первого разряда, выход триггера 1-го разряда -1. и) подключен к У -входу триггера и первому входу элемента неравнозначности (1+1)-го разряда, вторые входы элементов неравноэначности всех разрядов подключены куправляющему входу преобразователякода Грея в двоичный код, а выходыэлементов неравнозначности - к М -входам триггеров соответствующих разрядов.На чертеже приведена функциональная схема предлагаемого преобразова"теля.Преобразователь выполнен в видел-разрядного регистра с общими длявсех разрядов шиной 1 синхронизации,управлякщим входом 2 и шиной 3 начальной установки. Каждый из разрядов содержит Ю-К триггер 4 и элемент 5 неравнозначности и имеет параллельные962915 Формула изобретения аказ 7513/68 Тираж 731 Подписно ИИП Филиал ППП "Патент", г. Ужгород, ул,Проектная,4 вход 6 и выход 7, Для приема последовательного кода регистр имеет вход 8.Преобразователь работает следующим образом.В режиме преобразования последовательного кода устанавливается логи ческая единица на управляющем входе 2 и подачей синхроимпульсов на шину 1 производится запись подаваемого на вход 8 кода Грея младаими раэрядамц вперед. По окончании записи на управ-О ляющий вход 2 и вход 8 подается логический нуль и подачей Й(И -количество разрядов, округленное вверх до целой степени числа 2) синхроимпульсов производится преобразование в двоичный код,В режиме преобразования параллельного кода производится начальная установка регистра подачей логического нуля на шину 3, а затем запись кода по входам 6 таким образом, что младший разряд записывается в последний триггер 4. На управляющем входе 2 и входе 8 устанавливается логический нуль и подачей Мсинхроимпульса на шину 1 производится преобразование.После преобразования в разрядах регистра содержатся соответствующие разряды двоичного кода. Возможно считывание двоичного кода параллельным ЗО способом с выходов 7. При необходимости последовательного. считывания на управляющий вход 2 подается логическая единица и подачей синхроимпульсов на шину 1 производится вывод 35 двоичного кода, младшими разрядами . вперед,с выхода 7 последнего триггера 4.Таким образом, предлагаемый преобразователь Осуществляет преобразова О ние последнего и параллельного кода ,Грея в двоичный код работу в режиме регистра сдвига; хранение преобразованного двоичного, кода в регистре.При выполнении тех же Функций,что 45 в известном преобразователе, в предлагаемом содержится в среднем в трираза меньше стандартных логическихэлементов. Преобразователь кода Грея в двоичный код, содержащий и -разрядный регистр (и -число разрядов в двоичном коде), каждый разряд которого содержит триггер, входы синхронизации и установочные входы триггеров всех разрядов подключены соответственно к шине синхронизации и шине начальной установки преобразователя кода Грея в двоичный код, единичные входы и выходы триггеров всех разрядов образуют соответственно параллельный вход и параллельный выход преобразователя кода Грея в двоичный код, о тл и ч а ю щ и й с я тем, что, с целью упрощения преобразователя кода Грея в двоичный код, каждый его разряд содержит элемент неравноэначности, первый вход элемента неравнозначности первого разряда является последовательным входом преобразователя кода Грея в двоичный код и подключен к д-входу триггера первого разряда, выход триггера -го разряда ( =1 и) подключен к 3-входу триггера и первому, входу элемента неравнозначности (+1)-го разряда, вторые входы элементов неравнозначности всех разрядов подключены к управляющему входу преобразователя кода Грея в двоичный код, а выходы элементов неравн.значности - к К-входам триггеров соответствующих разрядов. Источники инФормации,принятые во вниманиепри экспертизе 1, Авторское свидетельство СССР 9. 658555, кл. С 06 Г 5/02, 1976. 2, Авторское свидетельство СССР 9 658556, кл. 6 06 Г 5/02, 1977 (прототип