Преобразователь двоичного кода в код системы остаточных классов

. К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советски кСоциалистическихРеспублик(23) Приоритет -Опубликовано 23,12,82, Бюллетень47ЪДата опубликования описания 23.12.82 по делам изобретений и открытий(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В КОД СИСТЕМЫ .ОСТАТОЧНЫХ КЛАССОВ Изобретение относится к вычислительной технике и может быть использовано для сопряжения с вычислительными устройствами, функционирующими в системе остаточных классов (СОК), а также в тех 5 нике связи для передачи информации кодами СОК.Известно устройство для преобразования кодов позиционной системы счисления в коды СОК, содержащее входные регист- о ры, разрядные преобразователи, выполненные на цифровых элементах распределения тока, с числом сердечников, равным значению соответствующего модуля состемы, обмотки записи каждого сердечника соедииены с соответствующими выходами соответствующего входного регистра, а обмотки считывания соединены с входами арифметического устройства по соответствую-щему модулю системы1 . 2 оДанное устройство обладает большим объемом оборудования, Его использование затруднительно иза необходимости иметь 2преобразуемые числа представленными в десятичном коде, что приводит к необходимости иметь 10 входных шин, где т 1-разрядность преобразуемого числа в десятичном коде. Наиболее близким к изобретению техническим решением является преобразователь двоичного кода в код системы остаточных классов, содержащий входной регистр, матричный блок умножения старшего разряда на основание двоичной системы, корректирующий матричный сумматор по соответствующему модулю, матричный блок умножения промежуточного результата по соответствующему модулю, выходной сумматор, причем выход предпоследнего старешго разряда входного регистра соединен через корректирующий матричный сумматор с матричным блоком умножения промежуточного результата, выходы которого соединены с входами выходного сумматора и корректирующего матричного сумматора, вход которого соединен через3 9837 матричный блок умножения старшего разряда с выходом последнего старшего разряда входного регистра, выход младшего разряда которого соединен с входом выходного сумматора ( 2,5Известный преобразователь имеет ниэ кое быстродействие, так как для перевода К-разрядного двоичного числа в код СОК требуется 2 ф(К) тактов работы преобразователя. 10Бель изобретения - повышение быстрочейс твия Поставленная цель достигается тем,что преобразователь двоичного кода в код 15системы остаточных классов, содержащийвходной К-разрядный регистр, входы которого являются информационными входамипреобразователя, блок умножения на двапо модулю Р группа из с ю выходов ко 20торого подключена соответственно к группе из К-и. входов сумматора по модулюР 1 (где 2 И- + 1, Р 2 и), (К-И -1)-йвыход входного регистра подключен к(К - И - 1)-му входу сумматора по моду-.25лю Р, содержит коммутатор, первую ивторую группы элементов И, промежуточный регистр и выходной регистр, выходыкоторого являются выходом преобразователя и подключены к первым входам соотс 30ветствуюших элементов И первой группы,вторые входы которых объединены и являются первым управляющим входом преобразователя, входы выходного регистраподключены к соответствующим выходамсумматора по модулю Р, выходы элемен- Зэотов И первой группы подключены к соответствуюшим входам промежуточного регистра, выходы которого подключены кпервым входам соответствующих элементов И второй группы, вторые входы кото-рых объединены и являются вторым управлякнцим входом преобраозвателя, выходыэлементов И второй группы подключенысоответственно к входам первой группывходов коммутатора, вторая группа вхо45дов которого подключена соответственнок старшимК-и разрядам выходного регистра, выходы коммутатора подключенык соответствующим входам блока умножения на два по модулю Р,0На чертеже представлена блок-схемапреобразователя.Преобразователь включает входной регистр 1, блок 2 умножения на два по модулю Р, сумматор 3 по модулю Р, коммутатор 4, выходной регистр 5, промежуточный регистр 6, первую и вторую группы элементов И 7 и 8, выход 9 преоб 01 4разователя, первый и второй управляющие входы 10 и 11.Известное устройство использует сле дующий алгоритм перевода двоичного числа Х в код СОК по модулю Р Х = Хуип)Р = =Ак 2 в 06 Р +Ак) 2 вод Р+ + А 2 ) 2 + +А,1) 2 рюд Р 1+ 3 )И 1 одР(1), т. е. устройство, реалйзуюшее известный алгоритм, потребует 2 (К) тактов преобразования, где К - разрядность преобразуемого числа Х, Если выбранный модуль Р,; имеет разрядность ,И, то значение выбранного модуля лежит в пределах2 И +1 Р.2 (2) Рассмотрим первые (К - и + 1)2 тактов преобразования известного алгоритма (1).В= ( (А 2 улодР+А л )2 модР;+ ++Акм+2.) 2 ФодР +А )водР.(3),К-М так как преобразуется м старших разрядов числа Х. В виду того, что значение и старших разрядов преобразуемого числа Х всегда меньше выбранного модуля Р, то операции коррекции по модулю не потребуется. Таким образом, значение ВК КК-И+(хХ".Д , (4) т. е. И старших разрядов преобразуемого числа Х. Алгоритм функционирования преобразователя может быть представлен как Х= Х д Р;=(Е Ь ог Р+д )Ь саР + . д)Ь оР д )моя МПредлагаемое устройство работает следующим образом.В исходном состоянии регистры 5 и 6 очищены, элементы И 7 и 8 закрыты, выходы коммутатора 4 подключены к выходам группы элементов И 8, преобразуемое числоХ находится во входном регистре 1.В первом такте коммутатор 4 подключает , старших разрядов входного регист- ра 1 к входам блока 2 умножения по выбранному модулю Р, на выходе которого образуется произведение значения старших разрядов преобразуемого числа Х на 2 скорректированное по выбранному модулю Р,;. Этот результат суммируется по модулю Рсо значением ( К- и - 1)-го разряда входного регистра 1 в сумматоре 3 по модулю Р. Результат этой суммы в первом такте записывается в выходной регистр 5 разрядностью ИТаким образом, в первом такте производится операия701 40 5 983Во втором такте на вход 10 подает ся управляющий сигнал, который открывает группу элементов И 7 и переписывает содержимое выходного регистра 5 в промежуточный регистр 6, В этом же такте з коммутатор 4 подключает свои входы к выходам группы элементов И 8, .и в этом состоянии коммутатор 4 остается.до конца преобразования. Осуществляется сдвиг содержимого входного регистра 1 10 ,на один разряд влево,В третьем такте открывается группа элементов И 8 и содержимое промежуточного регистра 6 через коммутатор 4 поступает на входы блока 2 умножения по г 1 модулю Р, на выходе которого образует ся результат умножения на 2 по модулю Р содержимого промеж точного регистра 46, т. е. результат первого такта и результат умножения блока 2 умножении 20 суммируются в сумматоре 3 по.модулюР со значением А иразряда, и этот результат запоминается в выходном регист- ре 5.Таким образом, в данном такте выполняется операция Х =(КйладР+Ак р .)еодР,;Последующие такты преобразования повто-. ряют вьппеизложенные, для пребразования 30 потребуется ( К- И ) 2 - 1 тактов работы предлагаемого устройстваТаким образом, введение в состав преобразователя коммутатора, двух групп элементов И, промежуточного и выходно- з го регистров и соответсвующнх связей позволяет повысить быстродействие преобразователя.формула изобретения Преобразователь двоичного кода в кодсистемы остаточных классов, содержащий 6входной К-разрядный регистр, входы которого являются информационными входамипреобразователя, блок умножения на двапо модулю Р группа из К-и выходов коггторого подключена соответственно к группе из К-И входов сумматора по модулюР;,(где 2 г+1Р, -с Р), (К-и -1)-йвыход входного регистра подключен к(К - и - 1)-му входу сумматора по модулюР, отличающийся тем,что с целью повышения быстродействия,он содержит коммутатор, первую и вторую группы элементов И, промежуточныйрегистр и выходной регистр, выходы которого являются выходом преобразователяи подключены к первым входам соответствующих элементов И первой группы, вторые входы которых объединены и являются первым управляющимвходом преобразователя, входы выходного регистра подключены к соответствующим выходам сумматора по модулю Рг, выходы элементовИ первой группы подключены к соответствующим входам промежуточного регистра,выходы которого подключены к первымвходам соответствующих элементов И второй группы, вторые входы которых объединены и являются вторым управляющимвходом преобразователя, выходы элементов И второй группы подключены соответственно к входам первой группы входов коммутатора, вторая группа входовкоторого подключена соответственно кстаршим К-и разрядам выходного регистра, выходы коммутатора подключены ксоответствуюшим входам блока умножения на два по модулю Р .Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМо 374595 ф кл. 06 Р М 02, 1973.2. Авторское свидетельство СССРХо 374596, кл. 606 г 5/02, 1973983701 Составитель В, ЕвстигнеевШишкина Техред Т.Маточка Корректо шетник о Зак д. 4/5 ал йПП Патент", г. Ужгород, ул. Проектная, 4 4/58 Тира ВНИИПИ Госуд по делам и 113035, Москва