G06F 15/16 — сочетание двух или более вычислительных машин, каждая из которых снабжена по меньшей мере арифметическим устройством, программным устройством и регистром, например для одновременной обработки нескольких программ

Номер патента: 1552195

Опубликовано: 23.03.1990

Авторы: Королев, Курчидис

МПК: G06F 15/16

Метки: адаптивная, данных

...простоев в 1 х работе при условии непрерывной Вагрузки., Результаты обработки заявок выдаются процессором 3 через системную магистраль 11 на выход системы. Работа блока обработки в режиме Последовательной обработки,А. Обработка взаимонезависимых Потоков.В этом режиме на один блок обработки назначаются каналы, которые Карактеризуются обработкой выборок По зависимым алгоритмам. При этом каждая заявка последовательно обслужи Вается в каждом процессоре блока обработки по частям, начиная с перВого процессора этого блока. Исходное состояние блока 2 обработки: все1 процессоры 3 свободны, блок 40 буферзной памяти пуст (т.е. значение сигнала на выходе 70 равно "1", а на выходе б 9 - "0"), значение сигнала навходе 20 задания режима равно "0"....

Номер патента: 1561834

Опубликовано: 30.04.1990

Автор: Харуо

МПК: G06F 12/00, G06F 15/16

Метки: адресации, памяти

...для указания адреса памяти в дополнение к 8-разрядному параллельному выходу. Аналогично секция Б регистра-счетчиЭка 12 должна быть также снабжена 3- разрядным параллельным выходом и 1-разрядным последовательным входом/ /выходом, Секция Б э регистра-счетчика 12 должна быть восстановлена в исходное состояние в момент, когда установлен адрес страниць 1, потому, что имеются предварительные условия,10 15 20 ЗО 35 4 О 45 5 О при которых со стороны портов задается адрес на страничной основе, ивыборка начинается с верхней частистраницы, Кроме того, поскольку необходимо, чтобы после одного циклапросмотра всех банков памяти процессперешел к следующему блоку, подготавливается 4-разрядная секция Б 4 реги-.стра-счетчика 12 для подсчета...

Номер патента: 1564639

Опубликовано: 15.05.1990

Автор: Богатырев

МПК: G06F 13/36, G06F 15/16

Метки: абонентов, магистрали, общей, подключения

...ИПИ, синхровход сопровождения гера 7 на вход установки счетчиков 2 и 3 поступает сигнал (уровень),блокирующий их счетный режим. При переброске триггера Ь в состояние "0" и при захвате общей магистрали блоки 5 руется прохождение сигналов с магистрали 18 и выхода 23 усилителя 12 через элемент И 9, а с К-входа триггера 7 снимается уровень установки, в результате чего при прохождении сигнала по магистрали 18 и появлении импульса на выходе 23 усилителя 12 триггер 7 установится в состояние "1". Информация (данные) передается через общую магистраль словами. Биты передаваемого слова подаются на вход 20, а сигналы сопровождения - на вход 21. При передаче каждого слова на выходе 23 восстанавливается пачка импуль сов сопровождения, на выходе 22 -...

Номер патента: 1564640

Опубликовано: 15.05.1990

Авторы: Абаджиди, Гераськов, Котов, Харько

МПК: G06F 13/14, G06F 15/16

Метки: процессоров, разделяемыми, ресурсами, сопряжения

...функционирования,Сигналы с выходов управляющих блоков процессоров поступают на входы управления и синхронизации устройства 1, Со входов управления сигналы (нЧтение, Вьдача данных, Запись"Выборка устройства" и "Чтение данных") поступают на входы 20, 23, 24,29 и 31 блоков 8 для обеспечения обмена информацией процессоров с ОП иПУ 1 функционироеание блока 8 в режимах чтения информации из ОП и ПУ впроцессор и записи информации из проиессора в ОП и ПУ, его структурнаясхема и временная диаграмма работыизвес.тны),На два из трех входа синхронизации из блоков управления синхроннымканалом и асинхронной ма.гистралью по40 5 15646 ступают сигналы синхронизации обмена информацией по соответствующему из каналов, Они используются для установки...

Номер патента: 1564641

Опубликовано: 15.05.1990

Авторы: Артемьев, Головков, Попов, Шатило

МПК: G06F 15/16, H04L 12/00

Метки: контроллер, сетевой

...и передача сетевым контроллером информациииэ блока 19 буферной памяти приемапередачи в сеть 22 по адресу АП, При приеме после выполнения микроцикла4 выполнение ьикроцикла 42 - занесение адреса блока 19 в регистр 18 адреса, увеличенного в РОНе процессора 17 при обработке первого байта, на икроцикле 43 - запись байта в блок 19, на микроцикле 44 инкрементируется счетчик длины пакета, на микроцикле 45 инкрементируется счетчик адреса блока 18, на этом прием второго байта закончен, при этом затрачивается восемь микрокомандных циклов.По условию приема байта и записи его в регистр 4 приема - микроцикл 46 - анализ условия приема байта, блок 13 микропрограммного управления обработки начинает выборку микрокоманд из блока 14 постоянной...

Номер патента: 1566362

Опубликовано: 23.05.1990

Авторы: Калъченко, Мельников, Терещенков, Тимонькин, Ткаченко, Харченко

МПК: G06F 13/00, G06F 15/16

Метки: вычислительной, информацией, многоканальное, обмена, системе, управляющей

...(М) .Код номера канала приемника информации с поля регистра 17 поступаетна вход схемы 11 сравнения, где происходит сравнение с кодом (идентификатором) данного канала. Так как кодномера канала источника информациина схеме 12 сравнения не совпал сидентификатором канала, то информация с выхода демультиплексора 15,дополняясь кодом номера канала источника информации через блок элементовИЛИ 23 и коммутатор 10 в зависимости 30от состояния последующего (+1)-гоканала выдается на один из выходовдемультиплексора 16 и один из выходов33 или 34 канала с последующим каналом устройства.35При совпадении кода номера каналаприемника инАормации с идентификатором данного канала на выходе схемы 11сравнения Формируется сигнал логической единицы, Этот сигнал...

Номер патента: 1569843

Опубликовано: 07.06.1990

Авторы: Вакулин, Гурин, Ильин, Кобозев, Харитонов

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...может быть не большчисла разрядов магистрали данньг;.Такое ограничение можно считать несущественным, если учесть, что всистемах с общей шиной максимальноечисло абонентов ограничено нагрузочной способностью линий связи и эффективностью использования общей шины,45Поэтому при 32-разрядной магистралиданных максимальное значение М, равное 32-м, можно считать вполне достаточным. 5 Оформула изобретения 1. Многопроцессорная вычислител.- ная система, содержащая И процессоров, блоки общей памяти, устройства ввода, арбитр общей шины, устройства вывода и блок состояния, причем выходы адреса и входы-выходы данных процессоров соответственно подключсны к входам адреса и входаи-выход и 5 156984314-й и 15-й разряды адреса поступаютна сумматор 26 по...

Номер патента: 1571594

Опубликовано: 15.06.1990

Авторы: Кичигин, Кныш, Мельников, Харченко

МПК: G06F 11/28, G06F 15/16

Метки: вычислительной, информацией, мультипроцессорной, обмена, системе

...двумя ПЭ передатчиком и приемником информации. По мере продвижения команды обмена в матрице ПЭ происходит модификация сигнатуры, во-первых, кодом (идентификатором) транзитного ПЭ, и, во-вторых, направлением выдачи информации. При выдачеинформации от данного. ПЭ она дополняется кодом сигнатуры.Выбор направления передачи информации осуществляется следующим образом. Адресная часть поступившего сообщения сравнивается с адресом (идентификатором) данного ПЭ по номерам строки столбца и определяется одно из. трех возможных направлений передачи (два - на соседние ПЭ и третье - на обработку данному ПЭ) по следующему правилу.Пусть А и В коды адресов ПЭ источника информации по горизонтали и вертикали (строки и столбца) размещения ПЭ в системе а С...

Номер патента: 1571604

Опубликовано: 15.06.1990

Авторы: Гуткин, Предтеченский, Шеремет

МПК: G06F 13/38, G06F 15/16

Метки: вычислительной, данными, магистральной, многомашинной, обмена, системы

...к устройству 2 с номером2. Запрос на передачу данных иэ интерФейсного блока 3 устройства 2 передается в блок 4, где он Фиксируется втриггере 23 (сигнал с 1-2),В фазе с номером 2 при условии незанятости канала передачи данных блок4 занимает магистраль, устанавливаянизкий уровень на линии ВБЧ. С моментазанятия канала счет Фаз в блоке 1(Фиг. 2) и в счетчиках 5 всех устройств2 прекращается до завершения цикла передачи данных, который продолжается втечение фаэ 2-1, 2-2, 2-3 в рассматриваемом варианте устройства 2. Собственно процедура обмена и формируемые .в ее ходе реализации сигналы представлены на Фиг. 4. Запрос (сигнал Л)возникает к моменту, когда данные иадрес уже выставлены на выходе интерФейсного блока 3 устройства 2....

Номер патента: 1571605

Опубликовано: 15.06.1990

Авторы: Подвальный, Прохончуков

МПК: G06F 13/12, G06F 15/16

Метки: абонентов, вычислительной, подключения, сети

...Чтение", Передача",В режиме нЗапись производитсяприем сообщения устройством от абонента, При необходимости передатьсообщение абонент 5 .информирует блок2 управленя сигналом готовности кпередаче (П 1 РД), нулевого уровня, Блок2 управления вырабатывает сигнал"Выбор" лишь в том случае, еслитребование на передачу от абонента5 поступило на вход блока 7 приоритета раньше, чем требование на перелачу со стороны соседнего (Р)-говычислительного модуля, иначе происходит ожидание очереди обслужива"ния, Блок 2 управления анализируетсигнал состояния триггера состоянияпервпй секции блока Ь регистров Если триггер находится в состоянии"Свободен" и блок 7 приоритета вырабатывает сигнал "Выбор", то блок2 управления вырабатывает сигналы:"Запись", который...

Номер патента: 1571606

Опубликовано: 15.06.1990

Авторы: Гончаренко, Жабин, Макаров, Савченко, Ткаченко

МПК: G06F 15/16

Метки: мультипроцессорной, общей, процессоров, системы, сопряжения, шиной

...в единицу), Этот момент определяется либо путем опроса управляющим процессорным блоком 1.1 соответствующих разрядов регистров8.2. . .8.п состояний, либо Формированием сигнала прерывания для управляющего процессорного блока 1,1, который формируется при единичном значении разрядов готовности во всех подчиненных процессорных блоках 1.2,1,п. Управляющий процессорный блок11 (Фиг. 5) переключается в режимкоммуникационного процессора установкой разрядов ВР 1=1, ВР 2=0 регистра8.1 состояния (табл.2) и принимаетконфигурацию связей, показанную наФиг.б, а подчиненные процессорныеблоки 1.21.п имеют конфигурацию,представленную на Фиг.8.Программа обмена между подчиненными процессорными блоками 1,21.п, таблицы адресов регистров данных процессорных...

Номер патента: 1571613

Опубликовано: 15.06.1990

Авторы: Грицык, Луцык, Паленичка, Семашко

МПК: G06F 15/16, G06F 17/15, G06F 17/18 ...

Метки: вычислительное, конвейерное

...19 используются для срганизации конвейерного режима работы устройства, Функциональный преобразователь 7 осуществляет Функцию извлечения квадратного корня и может быть реализован, например, в виде постоянного запоминающего устройства, 1Для каждого отсчета сигнала локальная норма сЬ) умножается носредством перемножителя 4 на постоянный пороговый коэффициент Ы, который хранится в блоке 8 памяти. Максимальное значение у (И для 1-го отсчета сравниваеть ся с выходным значением блока 4 умножения. Если уЬ,э, АсЬ), то на выходе компаратора 5 появляется значение"1", в противном случае значение ,"О". Выходной логический сигнал . 1 компаратора 5 поступает на первый вход группы элементов И 6, состоящей иэ параллельно действующих...

Номер патента: 1575197

Опубликовано: 30.06.1990

Авторы: Антипов, Куц, Мостепанов, Цемик

МПК: G06F 15/16

Метки: контроллер, магистралью, общей, процессоров, связи

...28 с кодом системного адреса на входе 29 контроллера 3, которому принадлежит приемник. Если коды равны, то единица с выхода схемы 14 сравнения открывает элемент И 24, В магистраль 4 в это время передается признак адреса, о чем свидетельствует поступление на второй вход элемента И 24 единицы с линии признака передачи адреса магистрали, При этом единица с выхода элемента И 24 ближайшим импульсом синхронизации записывается в триггер 10, переводя приемник в состояние ТЮК. При этом единица с выхода триггера 10, во-первых, поступая на входы управления триггера 10 и регистра 17 адреса, запрещает изменение состояния триггера 10 посредством записи инФормации с его инФормационного входа. и запись в регистр 17 адреса, Фиксируя в нем таким...

Номер патента: 1580382

Опубликовано: 23.07.1990

Авторы: Калъченко, Мельников, Терещенков, Тимонькин, Ткаченко, Харченко

МПК: G06F 13/00, G06F 15/16

Метки: вычислительной, данными, обмена, распределенной, системе

...входы которого он проходит через открытый нулевым сигналом на выходе одновибратора 48 коммутатор 41,И. В результате на выходе элемента ИЛИ 47,Я появляется единичныйсигнал, которыйустанавливается на входах элементов И 45.1-45.М, открывает элементИ 46 и проходит на выход 21 буферного запоминающего блока 3,С выхода 21 буферного запоминающего блока 3 (фиг.1) единичный сигналпроходит на вход блока 4 синхронизации (фиг.4) и открывает элемент И 55для прохождения синхроимпульсовс второго выхода дешифратора 53 навыход 4.5 блока 4 синхронизации. Единичный сигнал с выхода поля 6.6 регистра 6 проходит через открытый элемент И 46 (фиг,3) и открывает блокэлементов И 43. При этом код операции с выходов регистра 40.Н проходитчерез блок элементов И...

Номер патента: 1583933

Опубликовано: 07.08.1990

Авторы: Артемьев, Косихин

МПК: G06F 15/16, G06F 7/00

Метки: вычислительной, модуль, однородной, среды

...модулей однородной вычислительной среды. Информация принимается в оперативный регистр блока 7, с выходов которого она поступает в блок 6 для дальнейшей обработки, а результат записывается в оперативный регистр блока настройки. После этого модуль формирует сигнал ответа тем модулям, от которых он принял информацию.Единичный сигнал с соответствующего выхода блока ц поступает на информационный вход блока 3 предыдущих модулей, работающих в режиме перецачи информации, и устанавливает их триггеры 5 в "О", если на вторых управляющих входах блоков 3 соответствующих модулей имеется сигнал "1",При изменении сигнала с "1" на "О" на выходе блока 1 из блока 2 выдается информация на выходы признака готовности результата модуля. Когда эта...

Номер патента: 1587531

Опубликовано: 23.08.1990

Авторы: Николаев, Смирнова, Сухенко

МПК: G06F 15/16

Метки: записи, информации, параллельной

...выполняет командуочистки. При этом сигнал записи поступает на первый вход элемента ИЛИ5 1 О 15 20 25 3045 50 55 5 5 43 и .с его выхода на выход установки в ноль триггера 45.При одновременном тестировании двумя ЭВМ блоков диспетчеров предусмотрена установка приоритета выхода в магистраль, которая производится с помощью перемычек, Перемычка между входной и. выходной клеммами задает более высокий приоритет, При установке перемычки между. средней и выходной клеммами сигнал чтения через элемент НЕ 47 поступает на второй вход элемента И 44 и при наличии уровня запрета на первом входе элемента И 44 проходит на вход установки в ноль триггера 45, устанавливая запрет выхода в магистраль данной ЭВМ.При запрете выхода в магистраль...

Номер патента: 1587532

Опубликовано: 23.08.1990

Авторы: Жуковский, Парфюмов, Твердохлебов

МПК: G06F 15/16

Метки: многопроцессорной, процессоров, системе, сопряжения

...магистраль 40 - в процессор 37, В ответ на сигнал требования прямого доступа к памяти процессор 37, если он не приостанов-лен в данный момент каким-нибудь дру. - гьм устройством прямого доступа к памяти, выдает через магистраль 40 на вход 26 устройства 1 сигнал пре.доставления прямого доступа, поступающий на вход элемента И 5, Если процессор 37 не занят выполнением программы, недопускающей отключения магистрали 40 от процессора 37 , то он оставляет неизменным хранящййся в блоке 12 контроля канала процес сора устройства 1 нулевой признак3занятости канала. Поэтому как только в процессоре 37 завершится выпол 3нение текущей операции обмена данными, что контролируется по входу 28 блоком 2 контроля канала процесСора, на выходе последнего...

Номер патента: 1589287

Опубликовано: 30.08.1990

Авторы: Евченко, Левшин

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...б) на выходеэлемента ИЛИ-НЕ 12 и соответственновыходе. признака коммутатора 6 формируется сигнал "Предоставление магистрали" уровнем "1" При этом инвертированный сигнал с выхода элементаИЛИ 26 обеспечит уровень "0" на втором информационном выходе коммутатора 6, а также на втором информацион"ном входе коммутаторов 6, входящих.в процессоры с меньшимномером.Накопление кода в блоке 11 отсчета времени происходит по импульсамтактового генератора, поступающим 40на пятый управляющий вход коммутато-.ра 6. Если процессор долго находитсяв состоянии "ожидания" (т.е, не поступает сигнал "Занятие магистрали"на четвертый управляющий вход коммутатора 6), то по истечении определен 11 11ного времени сигнал уровнем 1 свыхода перемещения блока 1 1...

Номер патента: 1596342

Опубликовано: 30.09.1990

Авторы: Губанов, Стасенко

МПК: G06F 15/16

Метки: коммутатор, матричный

...столбца, в котором произошло неверное замыкание контактов,В коммутаторе возможен режим внешнего контроля, при котором на вход 43 подается сигнал, запрещающий работу делителей 32 частоты, т.е. счетчик 34 работает по установочному входу, на который информация о контролируемом столбце поступает с входа 44.Контроль происходит аналогично.При необходимости прерывания работы.с матричным полем подаетсясигнал "Сброс" на вход 40, которыйустанавливает триггер 17 в состоя"ние, при котором снимаются разрешаюпереключателей 12 и ключей 14, которые размыкаются, отключая матричное поле от.входов матричного коммутатора,Так как каналы 2 матричногополя остаются замкнутыми в соответствии с выбранной программой замкнутых и разомкнутых каналов, контрольпри...

Номер патента: 1601613

Опубликовано: 23.10.1990

Авторы: Герасименко, Тимонькин, Ткаченко, Харченко, Хотименко

МПК: G06F 13/376, G06F 15/16

Метки: восстановления, вычислительной, работоспособности, системы, тупиков

...выдает импульс через открытый элемент И 23, по заднему фронту которого обнуляется первый триггер 11 управления и устанавливается в единичное состояние второй триггер 12 управления, Высокий потенциал с его единичного выхода по-. дается на управляющие входы дешифраторов 4.1-4.п. В соответствии с кодами, подаваемыми на входы дешифраторов 4.1-4,п, на соответствующих выходах появляются высокие потенциалы, которые подаются на входы групп элементов И 28.1-28.п, а также на входы блока 5 формирования маски. Высокий потенциал с младшего разряда дешифраторов 4.1-4.п подается на вход соответствующего элемента ИЛИ-НЕ 44.ь (1=1,К),блока 5 формирования маски, на выходе которого Формируется низкий потенциал, который подается на входы элементов ИЛИ-НЕ...

Номер патента: 1603546

Опубликовано: 30.10.1990

Авторы: Лимановский, Рябин, Шутов

МПК: G06F 11/18, G06F 15/16

Метки: диагностики, трехканальное

...танавливаются единичные сигналы и поступают на первый и второй входы первого элемента И 6.При отличии входной информациилевого канала 1-1 от информации данного канала 1-2 и правого канала 1-3 единичные сигналы устанавливаются на входах второго элемента И 7.При отличии входной информации правого канала 1-3 от входной информации данного канала 1-2 и левого канала 1 - 1 единичные сигналы устанавливаются на входах третьего элемента И 8.По сигналу с выхода элемента 14 задержки результат контроля выдается на выходы канала 16-1 - 16-3.Узел сжатия информации работает следующим образом.С приходом сигнала установки сдвиговый регистр 19 устанавливается в нулевое состояние. Информация, на)3546 5 ьс пример, единичный сигнал с входа канала 1- (-2,...

Номер патента: 1606976

Опубликовано: 15.11.1990

Авторы: Иванов, Кладов

МПК: G06F 13/36, G06F 15/16

Метки: магистралью, общей, процессора, сопряжения

...ЛУ процессора 18 сигналлогического "0", т.е. на управляющихвходах дешифратора 3 адреса находятсясигнальг, обеспечивающие его выборку,При этом при обращении процессора18 к адресам, не входящим в зону адресов 1Б общих магистралей 14,уровень сигнала на 1г выходахдешифратора 3 и выходах 1 бг 16пассивный ("0"), Пассивным будет уроьень сигнала и при вводе, выводег 1 11данных ( т ак к а к на входе 1 1 - 0 ),При э тсгл ч ер е з э л ем ент 4 задержки,элемент ИЛИ 5 ( при выдач е процессором1 8 адреса и выводимых данных ) и элемент ИЛИ б ( при в вод е данных в проце с со р 1 8 ) у с т а навли вает ся двухс т оронняя связь между входами- выходами1 2 и 1 3 . Предлагаемое устройство5 Устройство для сопряжения процессора с общей магистралью,...

Номер патента: 1612292

Опубликовано: 07.12.1990

Авторы: Антонов, Ларин

МПК: G06F 15/16, G06F 7/00

Метки: коммутации, коммутационной, однородной, структуры, узел

...от информации потоков 1 1 а выход с"1 точно повторяет инФормацию потока 1 независимо от входной инФормации 1. Таким образом осушествляется передача информации с входа Хна выход У 1 .Анализ строк 4952 показывает, что информация на выходе Уточно повторяет информацию потока 1 и не зависит от потока инФормации 1 . В то же время информация на выходе У точно повторяет информацию потока 1 и не зависит от информации потока 1т.е. осушествляется одновременное изменение направлений передачи информации с входа Х на выход У и с входа Х на выход У.Анализ строк 6164 показывает, что информация на выходе У точно повторяет информацию потока 1 и не зависит от потока 1 в то время как информация на выходе. У точно повтогряет информацию на входе потока...

Номер патента: 1612307

Опубликовано: 07.12.1990

Автор: Бимаков

МПК: G06F 15/16, G06F 15/173, G06T 15/00 ...

Метки: параллельной, сцен, трехмерных

...формата Г 121 и моделирующих преобразования сжатия (растяжения) плоскости к прямой РК,15 проходящей через центр квадрата Г , и параллельной стороне Г . Мно 21 (г) жество Г Г представляет в об"Й 1 Й)щем случае прямоугольник, две параллельные стороны которого перпендикулярны прямой РР и имеют длину хмГ/2 (или А), две другие стороны параллельны РК, причем как минимум одна из них лежит на стороне квадрата Г 1. Длины сторон Гиме(21ют целые значения. Возможные варианты Г (сжатые в 1 с раз), отличающие(21ся степенью распараллеливания операции сжатия, а также объемом используемого оборудования, приведены на З 0 фиге 4 вг,д. При сжатии плоскости враз к прямой РК (т.е. при выполнении преобразования г. ". К -тК )Е образ Е К(а) точки а Е Е и сама...

Номер патента: 1615731

Опубликовано: 23.12.1990

Автор: Ваврук

МПК: G06F 15/16

Метки: данными, обмена

...И 10поступают на синхровходы соответствующих регистров 11, осуществляя темсамым сдвиг единичной информации всторону старших разрядов ( в общемспучае сдвиг может быть в любую сторону; все завиаит от сигналов на управляющих входах регистров сдвига).После этого по шине данных поступаютданные, которые по сигналу стробированин данных записываются в регистры 14,После подготовки всех операндовнекоторой подпрограммы на старшем разряде выхода соответствующего регистра11 появляется сигнал единичного уровня, который через элемент ИЛИ 12 поступает на управляющий вход процессора 17. Па этому: сигналу процессор 17считывает информацию с регистра 14выставляя на адресном входе коммутатора 15 соответствуипций адрес. Информация с регистра 14 р...

Номер патента: 1436714

Опубликовано: 30.12.1990

Авторы: Ильин, Кобозев, Корнеев, Харитонов, Яковлев

МПК: G06F 15/16

Метки: данных, многопроцессорная

...с процессора б или устройства 9. Этот адресанализируется арбитрами 8 всех ПИ, аПМ, которому принадлежит укаэанныйадрес, организует доступ к указанномуадресу в своем адресном пространстве(ячейки памяти 7, регистры управленияустройства 9, регистры устройства 10)по шине 11 или 12, причем если обменнаправлен к блоку 7, то доступ организуется по дополнительной шине 12, вином случае " по внутренней шине 11,приостанавливая на время одного обмена работу процессора 6. Если процессор 6 второго ПИ обращается для обмеНа к другому модулю, то производитсяаналогичная процедура захвата второйшины межпроцессорного обмена 1 или2 и обращение к памяти ПИ, в том числе и первого, не замедляя при этомработу процессоров 6 и обеспечиваятаким образом "прозрачный"...

Номер патента: 1619289

Опубликовано: 07.01.1991

Авторы: Витиска, Галаган, Ершов, Ходаковский

МПК: G06F 15/16, G06F 15/40

Метки: анализа, семантических, сетей, формирования

...импульсы, поступающие соответствующим образом на входы 19 фиксации пути многокаскадной дельта-сети 8. С этого момента управляющаяЭВМ 1 формирует потенциал на тактируемом входе 25 многокаскадной дельта-сети 8, который поступает на вторыетактируемые ВхОды дВОичных соединителей 43 и 44 второго каскада 46. Поэтому потенциалу включаются регистры 51 и 52 и импульсы с входов 19фиксации пути пройдут через открыть 1 е 25 элементы И 55 и 59 и перебросят вединичное состояние первый разрядрегистра 51 и второй разряд регистра 52, Тактируемый потенциал пройдетчерез элемент ИЛИ 63, элемент 64 задержки и сбросит в нулевое состояниерегистры 65 и 66. Таким образом, произойдет перезапись единичных состояний из регистров 65 и 66 в регистры51 и 52. После...

Номер патента: 1619290

Опубликовано: 07.01.1991

Автор: Ваврук

МПК: G06F 15/16

Метки: данными, обмена

...о готовно;,сти. данных,Процессор 16 производит считываниеданных из регистров 3 следующим образом. На адресном выходе процессора16 формируется адрес, .который поступает на входы коммутатора 4. По этому адресу на выход коммутатора 4 поступает информация из соответствующего регистра 3, Одновременно адреспоступает на входы дешифратора 12, наодном из выходов которого формируется,сигнал единичного уровня, который через соответствующий элемент ИЛИ 8 по"ступает на синхронход триггера 9, устанавливая его в противоположное со-,стояние т.е, в нулевое состояние).После считывания всех операндов всетриггеры 9 установлены в нулевое состояние и, соответственно, на инверсных выходах будут сигналы единичногоуровня, которые формируют .на...

Номер патента: 1621040

Опубликовано: 15.01.1991

Авторы: Васильев, Гончаренко, Жабин, Коротков, Лысенко, Савченко

МПК: G06F 13/14, G06F 15/16

Метки: вычислительной, неоднородной, системы, сопряжения

...29, через ключ 31 и шинный Аормирователь 23. Очередной байт при необходимости вводится айалогично.3. Обмен данными в режиме преры,вания от ВУ.Данный режим необходим, когда в управляемой ЭВМ 4 разрешены прерывания от ВУ и реальное устройство йаходится в состоянии готовности.При необходимости размещения прерывания от какого-либо ВУ шестой разряд регистра 25 соответствующего ВУ устанавливается в "1", В данном режиме в отличие от предыдущих сигнал "Общая готовность" не используется, поэтому управляющей ЭВМ 1 для определения управляемой ЭВМ 4, требующей обслуживания, необходимо считывать все содержимое регистра 25,Способ, которым содержимое регистра 25 блока 5 переписывается в ре-. гистр 12 блока 3, описан выше, Так как регистр 12...

Номер патента: 1621041

Опубликовано: 15.01.1991

Авторы: Бартини, Каляев, Макаревич, Сивцов

МПК: G06F 15/16

Метки: коммутационное

...коды адресов Ам и А обрабатываются таким образом, что на выходах 36 блока 6 реконфигурации Формируется код номера столбца комгутационным элементов 44, прицадлежап 1 их матрице коммутации 43 коммутатора 4 выходов и 45 коммутатора 5 входов, на выходах 37 блока б рекоцФигурации Формируется уровень "0", а на выходах 34 блока 6 реконФигурации Формируется адрес точки коммутации, соответствующий выбранному элементарному коммутатору по адресу Лм. Укаэанные сигналы поступают ца соответствуюцие входы коммутаторов 4 и 5, что обеспечивает устранение соединения в выбранной точке коммутации коммутаторов 4 и 5. Кроме того, ца выходах 35 блока реконфигурации Формируется адрес точки коммутации, соответствующий Ая, на выходах 38 и 39 блока б...