Устройство обмена данными

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 731 А 2 5/1 51)5 С О ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТГЮ ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ПНТ СССР 1(57) Изобретение относится к вычислительной технике и может быть использовано для высокопроизводительных процессов.или систем с магистральной организацией. Цель изобретения - расширение функциональных возможностей устройства за счет формирования призна,ков подготовки данных для нескольких подпрограмм вспомогательного процессора. Устройство содержит блок 1 депифрации номера регистра, блок 2 регистров, блок 3 вывода информации.Блок 1 содержит и постоянных запоминающих узлов 44, первый шифратор5, регистр 6, элемент 7 задержки, дешифратор 8, второй шиФратор , элементы:1010 И, регистры 11111сдвига, элемент ИЛИ 12, третий шифратор 13. Блок 2 содержит (1-1) регистров 14 14 без установки в нулевоесостояние и регистр 14 с установкойв нулевое состояние, блок 3, коммутатор 15. Содержит также центральный 16и вспомогательный 17 процессоры,данных 18, адреса 19 и управления2 з.п. Ф-лы,. 1 ил.Изобретение относится к вычисли." тельной технике, может быть исполь". зовано для высокопроизводительных процессоров или систем с магистральной организацией и является усовер",; шенствованием изобретения по авт. св. ,Р 1325497.Цель изобретения - расширение функциональных возможностей устройства за счет формирования признаков подготовки данных для нескольких подпрограмм вспомогательного процессора.На чертеже приведена функциональная схема устройства.Устройство содержит блок 1 дешифрации номера регистра,.блок 2 регистров, блок 3 вывода информации, и по- стоянных запоминающих узлов 4 блока ,1, шифратор 5 бпока 1, регистр 6 блока 1, элемент 7 задержки блока 1, дешифратор 8 блока 1, шифратор 9 блока 1, К элементов И 10 блока 1, К регистров 11 сдвига блока 1, элемент ИЛИ 12, шифратор 13 блока 1, 1 регистров 14 блока 2, коммутатор 15 блока 3, центральный 16 и вспомогательный 17 процессоры, шину 18 данных, шину 19 адреса, шину 20 управления.Устройство работает следующим об,разом.По сигналу начальной установки регистры 11 устанавливаются в нулевое состояние. Центральный процессор 16 управляет работой системы: осуществпяет сигментацию памяти, вычисляет адреса операндов, сами операнды и т,д. Вспомогательный процессор 17 является специализированным и выпол,няет сложные математические операции. ,При работе системы на шине 19 адреса находится адрес, на шине 18 - данные, по шине 20 Формируют сигналы управления. Каждый адрес распознается на ,узлах 4 и 5, и если операнд "принадлежит" процессору 17, на одном из выходов шифратора 5 появляется сигнал единичного уровня, который по сигналу на входе страбирования адреса устройства (с шины 20) записывается:-в регистр 6. С выхода регистра 6 сигналы дешифрируются в дешифраторе 8 и поступают на входы выборки соответству-, ющих регистров 14 14 . Одновременно сигналы с выхода регистра 6 поступают на входы шифратора 9, на выходах которого формируются сигналы, определяющие принадлежность операнда к определенной подпрограмме процессора 17. Сигнал на входе стробирования адреса, задержанный на элементе7 задержки, на время задержки на элементах 6 и 9 поступает на входы элементов И 10, стробируя информацию,поступающую из шифратора 9.Сигналы с единичного уровня с шифратора 9 через открытые элементы И 10поступают на синхровходы соответствующих регистров 11, осуществляя темсамым сдвиг единичной информации всторону старших разрядов ( в общемспучае сдвиг может быть в любую сторону; все завиаит от сигналов на управляющих входах регистров сдвига).После этого по шине данных поступаютданные, которые по сигналу стробированин данных записываются в регистры 14,После подготовки всех операндовнекоторой подпрограммы на старшем разряде выхода соответствующего регистра11 появляется сигнал единичного уровня, который через элемент ИЛИ 12 поступает на управляющий вход процессора 17. Па этому: сигналу процессор 17считывает информацию с регистра 14выставляя на адресном входе коммутатора 15 соответствуипций адрес. Информация с регистра 14 р указывает процес-сору 17 номер подпрограммы, которую необходима обработать. Определив номер подпрограммы, процессор 17 считываетпооче 35 редна необходимые операнды с соответствующих регистров 14 14., посыпая наадресные входы коммутатора 15 соответствующие коды, После считывания операндов(или после отработки данной падпрограм40 мы в зависимости от управляющей программы процессора 17) процессор 17 выставляет адрес, который шифрируется нашиФраторе 13, и сигнал единичного уров,вня устанавливает в нупевое состояние45 соответствующий регистр 11 и триггеррегистра 14, В общем случае можетформироваться одновременна несколькосигналов единичного уровня на выходахрегистров 11. Тогда процессор 17 осу 50 ществляет последовательно обработкуподпрограмм. После окончания выполнения подпрограммы вспомогательный про-цессор 17 выдает соаащение центральному процессору 16 об окончании рабо 55 ты па обработке определенной подпрограммы.Формула изобретения1, Устройство обмена даннымипоавт. св. Р 1325497, о т л и ч а ю -Составитель Л, ЛогачеваТехред Л.Сердюкова Корректор М,Пожо Редактор А. Козориз Заказ 3989 Тираж 566 ПодписноеРЧИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 5 161 щ е е с я тем, что, с целью расширения функциональных воэможностей за 1 счет формирования признаков подготовки дайных, второй и третий выходы блока дешифрации номера регистра со-единены соответственно с вторым информационным и вторым управляющим входами блока регистров, второй адресный вход устройства соединен с вторым входом блока дешифрации номера регистра четвертый выход блока дешифрации номера регистра является управлякицим выходом устройства. 2. Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что блок дешифрации номера регистра дополнительно содержит второй и третий шифраторы, элемент задержки, К элементов И, К - регистров сдвига и элемент ИЛИ, выход которого соединен с четверть 1 м выходом блока дешифрации номера регистра, а входы - соответственно с выходами К регистров сдвига, синхровходы которых соединены соответственно с выходами К элементов И, первые входы которых через. элемент задержки соединены с входом стробирования,блока, вторые входы К элементов И соединены соот 5731 6ветственно с выходами второго шифратора вход которого соединен с выхо- дом регистра, выходы третьего шифратора соединены соответственно с входа, ми установки в нулевое состояние К регистров сдвига, входы сдвига которых подключены к уровню логической единицы, выходы К регистров сдвига и выходы третьего шифратора подключе- ны соответственно к второму и третьему выходам блока, вход третьего шифратора является вторым входом блока.-,3. Устройство по п. 1, о т л и -ч а ю щ е е с я тем что блок регистров содержит 1 регистров, информационные входы (1-1) регистров соединены с первым информационным входом 20 блока регистров, входы выборки (1-1)регистров соединены с первым управляющим входом блока, синхровходы 1 регистров соединены и подключены к входу стробирования данных блока, ин формационный вход 1-го регистра является информационным входом блока, а входы установки в нулевое состояние - вторым управляющим входом блока, выходы 1 регистров являются выходами 30 бпокае