G06F 15/16 — сочетание двух или более вычислительных машин, каждая из которых снабжена по меньшей мере арифметическим устройством, программным устройством и регистром, например для одновременной обработки нескольких программ

Номер патента: 1784992

Опубликовано: 30.12.1992

Авторы: Друз, Ковалевский, Матикашвили, Рукоданов

МПК: G06F 15/16

Метки: информацией, канале, обмена, петлевом, связи

...по каналу связи, У счетчика 19 используются выход, соответствующий каждому восьмому импульсу счета, второй выход - выход переноса, соответствующий каждому шестнадцатому импульсу счета, причем на этом выходе счетчик 19 формирует узкие импульсы строба. После, снятия сигнала сброса со счетчика 19 последний включается в режим счета импульсов генератора 8 и формирует импульс на первом выходе, Этот импульс сдвинут от момента запуска счетчика 19 к середине текущего бита, поступающего по каналу связи, и по 25 дается через элемент И 21 на тактовый вход триггера 22, на информационный вход которого подается текущий бит с канала связи,Триггер 22 проверяет и фиксирует стартовый бит байта информации, поступающего в кадре.По фронту импульса с выхода...

Номер патента: 1789988

Опубликовано: 23.01.1993

Автор: Потапенко

МПК: G06F 15/00, G06F 15/16

Метки: верхнего, группой, иерархической, между, мультипроцессорной, нижнего, процессоров, процессором, системы, сопряжения, уровня

...прямым доступом в память; 37 - второй передатчик;38 - пятый триггер; 39 - третий элемент И;40 - третий элемент ИЛИ: 41 - линия сигнала СИП, 42 - линия сигнала ВВОД; 43 -линия сигнала ВЫВОД; 44 - линия сигнала СИА; 45 - группа линий старших разрядов сигналов АДРЕС; 46 - группа линий младших разрядов сигналов АДРЕС; 47 - группа линий сигналов ДАННЫЕ ВХ,; 48 - линия младшего разряда сигналов ДАННЫЕ ВХ.; 49 - группа линий сигналов АДРЕС; 50 - группа линий сигналов ДАННЫЕ ВЫХ 51 - линия сигнала РЕЖИМ; 52 - группа линий сигналов ДАННЫЕ ЭП.; 53 - группа линий сигналов ДАННЫЕ ЧТ 54 - линия сигнала разрешения обмена; 55 - линия сигнала направление обмена; 56 - магистраль для связи с ЭВМ верхнего уровня; 57 - первая внутренняя магистраль;...

Номер патента: 1792540

Опубликовано: 30.01.1993

Авторы: Артур, Витор, Вэллас, Джеймс, Джордж, Ричард, Эльмер

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...убываютри микросекунды проходят без ответа отщим) счетом выходного адресного счетчика запрошенной ведомой подсистемы, то цикл 20 28 адреса, сйстемной шйны 13 прекращается. Если од-: . 3) разрешает блоку сравнения 44 выполна из других подсистем е режиме ведущего нять сравнения данных на информационной устройстаа запрашивает доступ к систем- магистрали 32 общейсистемнойшины; ной шине 13 ине получает ответа за 5 мик-:4) управляет ответами устройства 6 на росекунд, то цикл системной шины 13 25 команды отйодсистем 1; прекращается. Если инициирован цикл счи-5) управляет Специальными операциятывания устройства 6 и ожидаемый ответ- " ми Системной,шины 13 воеремялогического ный циклсистемной шины 13 (вторая: тестирования 0(Т и инициализации при...

Номер патента: 1793436

Опубликовано: 07.02.1993

Авторы: Болдырев, Галицкий, Копылов, Мельников, Харько

МПК: G06F 15/16, G06F 7/00

Метки: коммутатора, матричного, модуль

...- 21.4 1-й ( = 1,5) блок организации очереди сообщений (БООС) (фиг. 2) содержит с первого по Крегистры 22.1-22. К,где К - глубина очереди сообщений, группуиз (К) блока элементов ИЛИ 23.1 - 23.К,первую группу из элементов И 241-24.К,вторую группуиз К элементов И 25,1-25.К,группу из К элементов ИЛИ 26,1-26,К, демультиплексор 27, первый элемент И 28,второй элемент И 29, элемент НЕ 30, элемент ИЛИ 31, элемент задержки 32, регистр33 глубины очереди,Блок анализа очереди сообщений (фиг,3) содержит с первого по десятый элементысравнения 34.1-34.10, элемент ИЛИ 35,узел 36 постоянной памяти.Назначение основных элементов и узлов модуля состоит в следующем.Блоки 1.1-1.5 организации очереди сообщений предназначены для организацииочередей...

Номер патента: 1793443

Опубликовано: 07.02.1993

Автор: Витиска

МПК: G06F 15/16

Метки: коммутационной, многокаскадной, модуль, системы

...1 в модуле 50,В то же время этот сигнал проключения появится на первой и третьей горизонтальной коммутируемой шине 1 данного модуля 50. так как в нем в узлах, обозначенных кружочками, элементы И 40, 41 будут открыты и потенциал с них откроет соответствующие ключевые транзисторы 42, 43, которые, в свою очередь, возбудят соответствующие управляющие входы 6 и 7 матрицы 4 фиксации запросов. С этого момента формируются поочередно сигналы на тактируемых входах 10; 11 и 12 на всех модулях 50-58 коммутационной системы, При этом после формирования сигнала на тактируемом входе.10 запоминаются все возможные каналы между возбужденными управляющими входами 6 и 7 в матрицах 4 фиксации запросов каждого модуля 50 - 58.Действительно, в узлах 14 фиксации...

Номер патента: 1795467

Опубликовано: 15.02.1993

Авторы: Гузик, Чиненов

МПК: G06F 15/16

Метки: ассоциативный, матричный, процессор

...матричного процессора; на фиг.2 - структурная схема ЦСОБ; на фиг,З - структурная схема СП.Устройство содержит УУ 1, буфер Ь/Ь 21, ЦСП 31-3 л, НхН ПЭ 41-4, НхН ПОБ 51-5 п, ЦСП 61-Сп, СП 7, причем первый Ь/Ь УУ 11 подключен к управляющим входам ПЭ 41-4 л, второй Ь/Ь подключен к управляющим входам ПОБ 5-5, третий выход подключен к управляющим входам буфера Ь/Ь 21, четвертый выход к управляющему входу СП 71, щестой Ь/Ь 10 подключен к управляющим Ь/Ь основной ЭВМ, первый Ь/Ь бу1795467 фера Ь/Ь 21 подключен к первым входам-выходам ЦСП 61, второй Ь/Ь соединен с первым Ь/Ь ЦСП 62 п-й Ь/Ь соединен спервыми Ь/Ь ЦСП бп первые Ь/Ь ЦСОБ 31подключены ко вторым Ь/Ь ЦСОБ Зг (и) 5Ь/Ь 81 подключен к информационным Ь/Ьосновной ЭВМ), вторые Ь/Ь...

Номер патента: 1795468

Опубликовано: 15.02.1993

Автор: Потапенко

МПК: G06F 15/16

Метки: информации

...блоков 5 соединены соответственно с первым 14 ки вторым 13 к, третьим 14 ки четвертым 13 к, пятым 14 к и шестым 13 к выходами каждого блока 4 контроля, седьмой выход 11 которого соединен с третьими входами вычислительных узлов 1, каждого из трех блоков 5, четвертые входы которых соединены с восьмым 10 выходом 4 блока контроля, вторые 13 входы узлов 1 соединены с 16 у+2-ми входами узла 3 связи каждого из трех блоков 5, первые группы выходов 9 к+1 первого 11, 9 к+2,второго 12 и 9 к+з, третьего 1 з вычислительных узлов соединены соответственно с первой, второй и третьей группой входов, группой входов 4 блока . контроля, первый 14 к+1 и второй 13 к+1, третий 14 к+2 и четвертый 13 к+2, пятый 14 к+3 и шестой 13 к+з выходы которого соединены...

Номер патента: 1798793

Опубликовано: 28.02.1993

Авторы: Гришуткин, Костылев, Кримец, Николаенко, Новиков, Якимов

МПК: G06F 13/14, G06F 15/16

Метки: двух, сопряжения, эвм

...на второй входэлемента 85 И. Триггер 84 перебрасываетсяв нулевое состояние и с его выхода. снимается сигнал низкого уровня, который именуется "Готовность приема" синхронизацияприема при отсутствии электрической связимежду сигналами на входах 4 и б осуществляется программно через программируемый интерфейс б последовательной связи,При появлении информации и при наличиизапроса программируемого интерфейса б о приеме, выдаваемой по цепи 5, узел 12 формирует в ответ сигнал "Готовность приема",выдаваемый в программируемый интерфейс 6, Таким образом, по наличию сигнала на выходе б программируемый интерфейс 6 узнает о присутствии в цепи 4 узла 12 передаваемых данных, т,е, таким образом осуществляется определение момента (синхронизация)...

Номер патента: 1798796

Опубликовано: 28.02.1993

Авторы: Бобков, Коновалов, Кудряшов, Петров, Полковников

МПК: G06F 15/16

Метки: информации, коммутации, устройств

...и нулевым состоянием триггера 26 прерывания в соответствующем устройстве 6 управления обменом, При поступлении в систему нового, более приоритетного, запроса от любого другого абонента на выходе первой схемы 22 сравнения приоритетов будет выработан сигнал логического нуля, который переведет триггер 20 в нулевое состояние, Первая группа 14 элементов И окажется закрытой, и выдача кода маршрута через одноименные выходы устройства 6 управления обменом на шину 9 управления будет заблокирована. В результате произойдет разрыв соединения между взаимодействующими абонентами 2. Одновременно сигналом логического нуля с выхода триггера 20 маршрута снимается запрет на установку триггера 26 прерывания и запускается узел 25 формирования сигналов...

Номер патента: 1798797

Опубликовано: 28.02.1993

Авторы: Гаврилов, Гончаренко, Дорожкин, Жабин, Ишутин, Макаров, Савченко, Ткаченко

МПК: G06F 15/16

Метки: многопроцессорная

...линии запрет ПД между процессорнь 1 ми блоками 1,1 и 1,2 появится при этом низкий уровень, который через элементы 7,2 и 8,2 откроет дешифратор 9,2. При этом на информационном входе второго триггера 6.2 установится низкий уровень. Но сигнал ППД 2 на входе процессорного блока 1.2 не появится, так как низкий уровень нэ тактирующем входе второго триггера 6,2 (СИА 1) запрещает запись в него, По окончании обмена процессорный блок 1,1 сбрасывает сигналы ТПД 1, СИА 1, На выходе второго триггера 6,1 сбрасывается, а на выходе второго триггера 6,2 устанавливается сигнал ППД.Элементы задержки 8.1,8,М служат для задержки сигналов, открывающих дешифраторы 9,19,М на время, достаточное для переключения первых триггеров 4,1,4,Й, Необходимость такой...

Номер патента: 1798798

Опубликовано: 28.02.1993

Авторы: Гаскель, Исаев, Ткачева

МПК: G06F 15/16

Метки: вычислительная, многомашинная

...- тот же сигнал из ЭВМ, являю 40 щейся "соседом справа" для проверяющегоблока 1,Т,е. для блока 11 проверяющей будетблок 14, а ее соседом справа - блок 1 з, поэтому на первом и втором входах элемента45 И-НЕ 9 блок 11 будут сигналы "Контрольныевыходы" 19 и 18 соответственно. ЭлементИ-НЕ 9 сработает по единичному сигналу."СРВ" 13, который вырабатывается ЦП контроля системы после сигнала СНК 14 через50 некоторый промежуток времени, достаточный для того, чтобы все блоки 1 успели проверить друг друга и выставить бит контроляв РгВ 3.Если, например, блок 11 неисправен, а55 блок 1 з("сосед справа") для блока 14(исправен, то на первый вход элемента И-НЕ 9. блока 11 поступит лог, "0", а на второй -лог.1, При поступлении сигнала СРВ 13...

Номер патента: 1798799

Опубликовано: 28.02.1993

Авторы: Вдовиченко, Кишенский, Панова, Христенко

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...подсчитывающего число хранящихся в блоке 2 50 заявок. Если же в триггере 25 признак равен"0", сигнал на выходе блока 6 отсутствует, т.е, заявка игнорируется.Блок памяти 1 работает как кольцевойбуфер. Считывание из него очередной заяв ки осуществляется по сигналу запроса процессора 2 (первого). Адрес считываемой ячейки определяет счетчик 11 адреса считывания, одновременно его содержимое инкрементируется при считывании, а содержимое счетчика 10 декрементируется. Считывание очередной заявки осуществляется в том случае, если в блоке 1 имеется хотя бы одна заявка. Если заявок нет, с выхода обнуления счетчика заполнения 10 формируется положительный сигнал, запрещающий прохождение сигнала запроса на блок памяти 1. При запрете на...

Номер патента: 1798800

Опубликовано: 28.02.1993

Авторы: Кислецов, Поленов

МПК: G06F 15/16

Метки: вычислительная, отказоустойчивая

...равно ли содержимое ячейки М коду конца инструкции ЕКИ. Если КЕКО, топеременной А присваивается значение А+2и алгоритм повторяется начиная с точки"М 2". Если йЕИО, то номер инструкциисравнивается с номером К последней инст-рукции,ПриФ К, переменнойприсваиваетсязначение +1 и алгоритм повторяется с точки"МЗ", При= К ВУ 1 выходит из режимадоступа в память, снимая сигналы ЗМ иТДП. После чего ВУ 1 выходит из режимапрерывания, и все исправные ВУ продолжают работу в соответствии с измененной инструкцией,Таким образом, после отказа ВУ 1, егопрограмму будет выполнять соседнее исправное младшее по приоритету ВУ 1.Кроме того, при отказе ВУ 1 с соответствующего выхода 21 признака отказа устройства 2 контроля через линию 15 признакаотказа...

Номер патента: 1798801

Опубликовано: 28.02.1993

Авторы: Кислецов, Поленов

МПК: G06F 11/20, G06F 15/16

Метки: многопроцессорной, реконфигурации, системы

...отказа в последнем будет сформирован код, соответствующий каналу 1, который с выхода 24 отказа выставил на вход 28 блока 2 свой сигнал отказа. После этого с выхода 29 синхронизации блока 2 сигнал синхронизации запишет в триггер 15 "0". СИгналом низкого уровня с единичного выхода триггера 15 будет закрыт элемент И 11. Этот же сигнал поступит на коммутационный выход 25, который отключит входы и выходы отказавшего процессора от системной шины. Сигналом высокого уровня с нулевого выхода триггера 15 закрывается элемент ИЛИ-НЕ 5, отключая сигнал отказа отказавшего процессора от входа 19 канала 1,По программе обслуживания (см. фиг, 3)прерывания по отказу процессор считывает с выхода 27 устройства из блока 2 код йо отказа, который...

Номер патента: 1802362

Опубликовано: 15.03.1993

Авторы: Бобков, Коновалов, Кудряшов, Петров, Полковников

МПК: G06F 15/16

Метки: информации, коммутации, устройств

...сигнал логи ч ской единицы, и вновь выполняется и оцедура захвата маршрута, Ее отличие от и оцедуры первоначального захвата заключ ется в выдаче взаимодействующим абонентам - инициатору и получателю - 45 и(ипульса "восстановление". Это происходМт после установки триггера 18 маршрута в стройстве 6 управления обменом, эакрепл нного за абонентом-инициатором прер энного обмена, в единичное состояние. С гнал логической единицы с выхода тригг ра 18 поступает на первый сбросовый вход триггера 20 прерывания и переводит его в нулевое состояние. Перепад потенциала на выходе триггеоа 20 возбуждает информационный вход узла 21 формирования сигналов восстановления, который вырабатывает соответствующий импульс. Этот импульс поступает на...

Номер патента: 1805477

Опубликовано: 30.03.1993

Автор: Потапенко

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...этот сигнал и поместит на линию Р 1,6 единичный, а на линию Р 1,7 - нулевой сигнал, при этом на выходе элемента И - НЕ 21 узла связи неисправного устройства 1 появится низ 5 10 15 20 25 30 35 40 4550 55 кий уровень сигнала, который переведет соответствующий триггер 20 в единичное состояние. При этом сигнал низкого уровня с прямого выхода триггера 20запретит прохождение сигналов сопровождения ЗАПРОС, ПОДТВЕРЖДЕНИЕ и ПРИЗНАК ВЕДУЩЕГО через элементы И 8,11,13,15 а разрешит единичным уровнем с прямого выхода триггера 20 их прохождение от предыдущего устройства 1 через элементы И 9,10,12,15 в обход неисправного устройства 1. Сигнал низкого уровня на линии Р 1.7 заблокирует элемент И - НЕ 21 узла связи 22 перед неисправным устройством 1 от...

Номер патента: 1805478

Опубликовано: 30.03.1993

Авторы: Довгаль, Корольков, Леонов, Старков, Тютюнов, Шевелев

МПК: G06F 15/16, G06F 15/31

Метки: подстановок, реализации

...в регистр адреса 29 считывается адрес первого значащего символа обрабатываемого слова. Символы, расположенные по выставленным адресам в соответствующих узлах памяти и подлежащие сравнению, считываются в регистры символов 16 и 20 блока 3 анализа ситуации, причем в регистр 16 принимается символ слова - вхождения, а в регистр 20 - символ обрабатываемого слова, Кроме того, из поля и+1 - 2 п указанной в счетчике адреса 10 ячейки узла памяти 9 блока 2 выборки левых частей формул подстановок в регистр маски 17 блока 3 анализа ситуации считывается битовая маска символа вхождения, а содержимое (2 п+ 1) - го разряда той же ячейки считывается в триггер 14 блока 3 анализа ситуации, Если записанный в регистр 20 блока 3 анализа ситуации символ не...

Номер патента: 1807495

Опубликовано: 07.04.1993

Авторы: Герасименко, Косинов, Куценко, Петров

МПК: G06F 15/16

Метки: процессоров, сопряжения

...ЗУ через схе- И 25 или ЗП ЗУ через схему И 26 соответенно ири чтении или записи ормации. Кроме того, выход схемы И 24 решает работу буфера данных 32 и буфедреса 36. После чтения или записи очередного байта информации из содержимого счетчика 29 вычитается единица (схемы 34 и 35),Формула изобретения Устройство для сопряжения процессоров, содержащее группу из блоков сопряжения, каждый из которых содержит два элемента И, два элемента ИЛИ, элемент ИЛИ-НЕ, регистр, три дешифратора адреса, двунаправленный и однонаправленный буферы данных, счетчик, триггер, причем информационные, управляющие, адресные входы-выходы первой группы входов - выходов -го ( = 1, М) блока сопряжения являются одноименными входами-выходами устройства, информационные,...

Номер патента: 1807496

Опубликовано: 07.04.1993

Авторы: Меховской, Шапкин

МПК: G06F 15/16

Метки: данными, обмена

...информация, которая заносится по переднему фронту синхроимпульсов (поступает на третий вход 51 режима устройства) в первый регистр 7. На восьмом входе 48 режима устройства присутствует высокийуровень сигнала, подключающий на выход седьмого мультиплексора 6 содержимое первого регистра 7. Затем к этой информации подформировывается бит дополнения до нечетности (свернутая информация напятом сумматоре 19 по модулю два. На второй вход 62 режима устройства подается высокий уровень, который через пятый элемент 22 И подключает информацию с выхода седьмого мультиплексора 6 и битдополнения до нечетности на выход второго мультиплексора 4 и на выход первого мультиплексора 1. В этом режиме на третий вход 63 режима устройства также подается высокий...

Номер патента: 1820391

Опубликовано: 07.06.1993

Авторы: Гончаренко, Жабин, Кожевников, Ткаченко

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

...Вэтом случае высокий уровень с входа ЗО.Кесли на линии 9 нет уровня логической "1", что необходимо для исключения одновременного срабатывания двух модулей 15 Л, попадает на вход формирователя 41 ЛК после чего на выходе элемента 41.К формируется импульс, который сбрасывает триггер 34.1 и через буфер 43.М поступает на линию 9.Так как все триггеры 33, ( = 1.п) после начальной установки находятся в нулевом состоянии (на инверсном выходе - высокий уровень), то на входах 28. модулей 11, ( = 2,п) установлен уровень логического "0", который удерживает соответствующие триггеры 33( = 2.п) в нулевом состоянии, На выходе же 28.1 модуля 15,1 - высокий уровень, поскольку он соединен с входом 4 системы.Таким образом, при возникновении первого...

Номер патента: 1820392

Опубликовано: 07.06.1993

Авторы: Валов, Лынов

МПК: G06F 15/16

Метки: вычислительная, мультипроцессорная

...21), который поступает на входы готовности процессора 8 и блока 9 прямого доступа к памяти. Тем самым до снятия сигнала готовности цикл ожидания не вводится, После сигнала подтверж дения прямого доступа к памяти блок 9вырабатывает два сигнала низкого уровня "Запись памяти" и "Чтение ввода/вывода" (10821), которые поступают соответственно на блок 10 памяти и на второй вход второго 45 элемента ИЛИ-НЕ 20. Далее. сигнал "Чтение авода/вывода" через элемент ИЛИ-НЕ 20 поступает на вход инвертора 15, на второй вход элемента ИЛИ-НЕ 21 и на вход направления передачи магистрального уси лителя 11, задавая направление передачи сшины 7 данных системы на информационный вход-выход блока 10 памяти. С выхода элемента ИЛИ-НЕ 21 этот сигнал поступает на...

Номер патента: 1827675

Опубликовано: 15.07.1993

Авторы: Байда, Литвиненко, Нестеренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/00, G06F 15/16

Метки: блок, вычислительной, матричной, системы

...этот выполняется с помощью двух первого 2 и второго 3 узлов постоянной памяти, Таблицы входов-выходов приведены на фиг.2 и 3, на этих же таблицах приведено какие сигналы (ех или еу 1 и с выходов каких БОИ(относительно . 4 ОИ (.коммутируются на их входы, а также информационные выходы каких БОИ при том или ином сочетании сигналов выбираются с помощью выходных коммутаторов.Рассмотрим пример выполнения коммутации выходов БОИ на примере БОИ (2,4) фиг.4,а БОИ (2.4) является захваченным, так как под ним расположен отказавший БОИ (3,4), не являющийся самым левым отказавшим БОИ строки 3. Следовательно, еу (+1,у= 1. Но БОИ (2.4) является самым левым захваченным БОИ строки 2, следовательно на его вход 32 поступает нуль, т.е. ехф (1, 1-1) = 1....

Номер патента: 1837308

Опубликовано: 30.08.1993

Авторы: Алиханян, Магалян

МПК: G06F 15/16

Метки: многоканальное, сопряжения

...выбранной ЭВМ (сигнал передается через связь 52). Узлом 9 формируется сигнал разрешения проверки выбранного БУ посредством выбранной ЭВМ - "ПРВ.БУЭВМ)",указывающий, что для 1-го БУ, переведенного в режим АВТОН., созданы условия его проверки с выбранной )-й ЭВМ. Посредством этого сигнала в проверяемом БУ отпирается входной мультиплексор 12) (так как первоначально номер УСК-О), выходной мультиплексор 13), УПД 15) (УПМ 14/ всегда открыт), и соответственно запирается этот же тракт в остальных БУ, работающих в системе в качестве основного или резервного, Таким10 15 20 образом отпирается тракт связи данного БУ с выбранной ЭВМ, хотя этот БУ выведен из системы, тогда как тракты связи данного БУ с другими ЭВМ блокируются. Вместе с этим...

Номер патента: 1837309

Опубликовано: 30.08.1993

Авторы: Бек, Дмитров, Тимонькин, Ткаченко, Харченко, Цветинский, Чернышов

МПК: G06F 15/16, G06F 9/46

Метки: вычислительная, многопроцессорная

...входы 83.К, 84,К, 85.К блока 5 выдачи результата, управляющий вход 86,К блока 6 управления, управляющий выход 87 блока 6 управления, управляющий вход 88.К блока управления, управляющие выходы 89, 90, 91 блока 6 управления, управляющий вход 92.К блока 9,К принятия решения, управляющий вход 93.К блока 6 управления, управляющий выход 94 блока 6 управления, управляющий вход 95,К блока 6 управления, управляющие выходы 96, 97 блока 6 управления, управляющие выходы 98.К, 99.К блока 9,К принятия решения, управляющие входы 100,К, 101,К блока 9.К принятия решения, управляющие выходы 102, К, 103.К, 104.К, 105.К блока 9. К принятия решения, управляющий вход 106.К блока 9.К принятия решения, информационный вход 107.К блока 9,К принятия решения,...

Номер патента: 1837310

Опубликовано: 30.08.1993

Авторы: Борисов, Кириллов, Курчин, Николенко, Прохоров

МПК: G06F 15/16

Метки: ассоциативная, вычислительная, однородная

...второй группы 41, входы режи а второй группы 42, выходы 37, 38 ко орого подключены соответственно к входаь режима первой группы 25, к выходам Ассоциативная однородная вычислительная система (фиг. 1, 2) содержит матриц размером РхК (где Р - число аргументов уифицируемых предикатов, К - число и ред катов) блоков обработки. 1(11), 1( 1), 1(К 1)1(1 Р), 1(КР), каждый из кото ых имеет, соответственно, первый 2, втор й 3, третий 4 и четвертый 5 входы кода о ерации, выходы признака готовности 6 и и изнака наличия информации 7, информац онные входы 8 и информационные выход 9, группу Р блоков управления 1 1)10(Р) и центральный блок управлен 11. первой группы 26, к входам режима 27(в), 28(в) центрального блока управления 11, входы режима второй...

Номер патента: 1839261

Опубликовано: 30.12.1993

Автор: Сигарев

МПК: G06F 15/16

Метки: многопроцессорная, ортогональная

...поток данных). Специфика рассматриваемого класса алгоритмов такова, что при их реализации резкое возрастание интенсивности системного обмена, которым в системах класса М 1 МР управляют операционные системы, приходится по времени на конец каждого шага итерации, что приводит к перегрузке программно-аппаратного механизма обме 1839261на и, как следствие, к снижению суммарной производительности системы.В заявляемой системе параллельные ветви алгоритма не представляются в виде процессоров, в силу чего системный информационный обмен, не являясь процессом передачи сообщений, осуществляется посредством адресных команд процессора без участия операционной системы. Причем в качестве операции обмена может выступать любая адресная команда...

Номер патента: 1549371

Опубликовано: 15.02.1994

Автор: Шар

МПК: G06F 15/16

Метки: межмашинного, обмена

1. УСТРОЙСТВО МЕЖМАШИННОГО ОБМЕНА, содержащее два модуля, каждый из которых содержит блок регистра состояния, информационный вход-выход которого соединен с первым информационным входом-выходом соответствующего модуля, а вход-выход управления блока регистра состояния соединен с первым входом-выходом управления соответствующего модуля, отличающееся тем, что, с целью повышения скорости межмашинного обмена за счет осуществления прямого доступа процессора одной микро-ЭВМ к ресурсам другой без значительного увеличения аппаратных затрат, в него введен арбитр магистрали, а в каждый из модулей введены блок захвата системной магистрали, блок захвата внутренней магистрали, блок управления магистральными приемопередатчиками и блок магистральных...

Номер патента: 1635782

Опубликовано: 15.02.1994

Автор: Шар

МПК: G06F 15/16

Метки: межмашинного, обмена

...сигнал низким уровнем поступает на30 вход арбитра 4,который, получив данныйсигнал, снимает сигнал низкого уровня со6 оего выходаСигнал низкого уровня с выхода шинного формирователя 41 поступает на один из35 (-1) входов блокировки 6.1 - 6.постальныхблоков 2, в том числе и 1-го блока 2, темсамым формируя на выходе элемента И 39сигнал низкого уровня, а значит и блокировку по входу й триггера 34 1-го блока 2. Дан 40 ная блокировка необходима дляпредотвращения формирования 1-м блоком2 сигналов подтверждения выбора 5.1 - 5,п 1, по приходу сигнала низким уровнем попервому входу и тем самым дополнительно 45 го несанкционированного обмена,Сигнал низкого уровня, поступающийна управляющий вход-выход 5 1-го модуля 1,инициирует формирование...

Номер патента: 873804

Опубликовано: 15.06.1994

Авторы: Дементьев, Карасик, Кац, Кондрашев, Михайлов, Попов, Резепов

МПК: G06F 15/16

Метки: вычислительная

1. ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержащая N цифровых вычислительных машин (ЦВМ), N каналов ввода-вывода, N блоков электропитания, N групп устройств сопряжения, N M внешних абонентов (M - число внешних абонентов в группе) и блок управления, причем первый вход-выход ЦВМ соединен с соответствующим входом-выходом блока управления, второй вход-выход ЦВМ соединен с первым входом-выходом соответствующего канала ввода-вывода, первый выход ЦВМ соединен с входом соответствующего блока электропитания, второй вход-выход канала ввода-вывода соединен с первым входом-выходом устройств сопряжения соответствующей группы, второй вход-выход устройства сопряжения соединен с входами-выходами внешних...

Номер патента: 1466533

Опубликовано: 20.04.1995

Авторы: Воробьев, Кнеллер, Пац

МПК: G06F 15/16

Метки: вычислительная, многопроцессорная

МНОГОПРОЦЕССОРНАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержащая группу процессоров и периферийный процессор, входы выходы обмена процессоров группы соединены с первыми входами выходами обмена соответствующих коммутирующих устройств, вторые входы-выходы обмена которых соединены через общую магистраль обмена с входом выходом обмена оперативного запоминающего устройства, отличающаяся тем, что, с целью расширения функциональных возможностей за счет обеспечения эмуляции программными средствами различных систем, в нее введены блок прерывания, группа блоков обмена, группа блоков остановки, причем выход признака ввода вывода каждого процессора группы подключен к соответствующему входу запроса прерывания блока прерывания и к первому входу соответствующего...