Многоканальное устройство для обмена управляющей информацией в вычислительной системе

(51)5 ( Оь Е 15/16 0 ДЕТЕЛЬСТВ ВТОРСНО 1 Я ОИСТВО 1 АЦИЕй ся к вычи с т быть иси отказоус систем пдениея, Уст й кома и ми бл ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР(56) Авторское свидетельство СССРФ 1193 ь 75, кл, ( 06 Е 9/22, 1984,Авторское свидетельсьво СССР9 1226452, кл, ( ОЬ Е 13/00, 1986.ЯОИ 66 З 62 А 1 2 (54) МНОГОКАНА)1 ЬНОЕ УСТР ОЬМЕНА У 1 РАВПЯЮЦЕЙ ИНфОР ВЪЧИС) П 1 ТЮ 1 ЬНОЙ СИСТЕМЕ (57) Изобретение относит лительной технике и може пользовано при построени тойчивых вычислительных изобретения является пов дежности Аункционировани во содержит блок 1 памят буферный запоминающий блсф пснобноб аГгюобмен про аакозпк1566362 ишинец М ррект Патруше ед и на, 101 1 тзроиэводственно-иэдательский комбинат Патент , г, Ужгород, ул. Зак ВНИИПИ1222Госуда оставитель М, Силнехред Л,Олийнык Тираж 572вечного комитета по изобретени113035, Москва, И, Раушская Подписное и открытиям при ГКНТ ССС б д. 4/51566362 памяти номера канала, блок 4 ассоциативной памяти, регистр 5 адреса,регистр 6 микрокоманд, блок 7 синхронизации, блок 8 контроля, коммутатор 9 адреса, выходной коммутатор 10,схемы 11, 12 сравнения, мультиплексор13 логических условий, мультиплексор14, демультиплексоры 15,16, входнойрегистр 17, блок 18 элементов И, ре"гистр 19 номера канала, элемент И 20,элементы ИЛИ 21, 22, блок 23 элементов ИЛИ, одновибраторы 24.1, 24.2,Изобретение относится к вычислительной технике и может быть использовано при построении отказоустойчивых управляющих и вычислительныхсистем.Цель изобретения - повышение надежности Функционирования,На Фиг.1 представлена Функциональная схема -го (д=ГЛ) канала многоканального устройства; на Фиг,2 -Функциональная схема буферного запоминающего блока; на Фиг,З - функциональная схема блока контроля;на Фиг,4 - функциональная схема блока синхронизации; на Фиг.5 а,б -форматы микрокоманды обработки информации и микрокоманды обмена; нафиг,6 - пример структурной организации многоканального устройства наФиг.7 - пример реализации блока ассоциативной памяти; на Фиг,8 - времен"ная диаграмма работы, канала в режимах обработки собственных микрокоманд и выдачи микрокоманд обмена,.на Фиг.9 - диаграмма работы канала врежиме приема и обработки микрокомандобмена, а также в режиме модификации микрокоманды обмена.Многоканальное устройство для обмена управляющей информацией в распределенной вычислительной системе.содержит .каналы, а -й (д.И) канал (Фиг,1) содержит блок 1 памятимикропрограмм, буферный запоминающийблок 2, блок 3 памяти номера канала,блок 4 ассоциативной памяти, регистр5 адреса, регистр 6 микрокоманд сполями: 6,1 - кода логических условий; 6,2 - модифицируемого разрядаадреса; 6.3 - кода немодифицируемых вход 25 начала работы, вход 26 кодаоперации, информационные входы 27,28, вход 29 признака отказа предыдущего канала, вход 30 логическихусловий, выход 31 операционной частимикрокоманд, выход 32 признака отказа,информационные выходы 33, 34, вход35 признака отказа последующего канала устройства, Цель достигается засчет обеспечения реконфигурации приотказах, 1 з.п. Ф-лы, 9 ил. разрядов адреса; 6.4 -операционногополя; 6.5 - контрольного признакачетности; 6.6 - конца микропрограммы;6.7 - передачи управления, блок 7синхронизации, блок 8 контроля, ком мутатор 9 адреса, выходной коммутатор10, первую 11 и вторую 12 схемы сравнения, мультиплексор 13 логическихусловий, мультиплексор 14, первый 15и второй 16 демультиплексоры, входЗо ной регистр 17, блок элементов И 18,регистр 19 номера канала, элемент И20, первый 21 и второй 22 элементыИЛИ, блок элементов ИЛИ 23, первыи24,1 и второй 24.2 одновибраторы,вход 25 начала работы, вход 26 кодаоперации, первый 27 и второй 28 информационные входы, вход 29 признакаотказа предыдущего канала, вход 30логических условий, выход 31 операщ ционной части микрокоманды, выход 32признака отказа, первый 33 и второй34 информационные выходы, вход 35признака отказа последующего канала.Буферный запоминающий блок 2(Фиг.2) содержит блок из К (где Кглубина очереди обслуживания) регистров 36,1 - 36,К, мультиплексор 37,демультиплексор 38, блок из (К)-гокоммутатора 39,1-39,К, блок эле ментов И 40, блок элементов И 41,блок элементов ИЛИ 42, одновибратор43, информационный выход 44 блока,блок элементов И 45. 1 - 45.К., элемент И 4655Блок 8 контроля (Фиг.З) содержитпервый 47, второй 48 и трегий 49сумматоры по модулю два, триггер 50отказа,362 40 50 5 1566Блок 7 синхронизации (Фиг,4) со- -держит триггер 51 запуска, генератор52 тактовых импульсов, счетчик 53и дешифратор 54.5Формат микрокоманды обработки инФормации (Фиг.5 а) содержит код проверяемого логического условия Х, немодифицируемый разряд адреса А, код немодифицируемых разрядов адреса А я,код операционной части (ОЧ), признакчетности информации П,признак конца микропрограммы М ,Отличие Формата микрокоманды обмена (Фиг.5 б) заключается в том, чтооперационная часть микрокоманды разбивается на три подполя - номера канала-получателя информации А, номера микропрограммы Мм номера канала -М 1источника информации М ,20Блок 4 ассоциативной памяти (фиг,7представляет программируемую логическую матрицу и содержит две подматрицы, содержащие два блока резисторов, два блока элементов НЕ 55,1-55,25и 56.1-56.пУстройство работает следующим образом.Работа устройства возможна в четы.рех режимах: режиме обработки собственных микрокоманд; режиме выдачимикрокоманд обмена; режиме приема иобработки микрокоманд обмена; режи-.ме модификации микрокоманды обмена.Так как в многоканальном устройстве каналы идентичны и могут работать независимо, то работу устройства рассмотрим на примере работы отдельного канала,В исходном состоянии элементы памяти канала находятся в нулевом состоянии (за исключением разряда регистра б, определяющего признак микропрограммы - поле 6.6). Перед началом работы элементы памяти устанавливаются а нулевое состояние (цепи обнуления на Фиг. не показаны).В блоке 3 записан код, определяющий местоположение канала в устройстве, построенном в виде кольцевой структуры на основе однотипных каналов, Этот код является идентификатором канала.Работа канала в режиме обработки собственных микрокоманд.Работа канала в этом режиме Функционирования начинается путем подачи на вход 26 кода операции, определяющего адрес первой микрокоманды микропрограммы управления, Одновременно сподачей кода операции на вход 25канала (Фиг.1) подается импульс начала работы, Этот сигнал через элемент ИЛИ 21 устанавливает триггер 51блока 7 (Фиг.4) в единичное состояние и разрешает тем самым Формирование импульсов для синхронизацииработы канала.Так как на выходе схемы сравнения11 (Фиг.1) имеется сигнал логического нуля, то этот сигнал разрешаетпрохождение кода операции с входа 26через мультиплексор 37 на информационный вход демультиплексора 38блока 2 (фиг,2). С выхода регистра6 на управляющий вход блока 2 поступает метка-признак конца микропрограммы.Эта метка поступает на управляющийвход первого 40 и второго 41 блоковэлементов И и определяет процедурузаписи информации в регистр 36.1 илипередачу транзитом через блок элементов И 31 И 42.Так как блок регистров 36.1-36.К(фиг.2.) находчтся в нулевом состоянии,то на выходах элементов И 45.1-45.Кнаходятся сигналы логической единицы, поступающие на управляющий входдемультиплексора 38 и определяющиераспределение поступающих на обслуживание кодов номеров микропрограммпо регистрам по мере заполнения очереди блока 2,Поступившая информация через демультиплексор 38, блок элементовИ 40 и блок элементов И 31 И 42 транзитом через блок 2 (фиг,2) поступаетчерез коммутатор 9 адреса на информационный вход регистра 5 и по первому тактовому импульсу с выхода блока 7 (Фиг.1) поступившая информациязаносится в регистр 5. Происходитобращение к блоку памяти 1.По заднему Фронту второго тактового импульса считанная микрокоманда, Формат которой представлен нафиг.5,а, заносится в регистр б (фиг.1).Операционная часть (ОЧ) микрокоманды с выхода поля 6,4 регистра 6 черезблок элементов И 18 поступает на выход 31 канала для управления соответствующим операционным блоком, например арифметико-логическим устройством(АЛУ) .Поля 6.1-6.3 регистра 6 Формируютадрес очередной микрокоманды с использованием мультиплексора 13. Мульти 1566362плексор 13 предназначен для Аормирования значения,модиАицируемого разряда адреса очередной микрокоманды всоответствии со значением сигналов наего информационных входах (поле 6.2регистра 6 и логические условия свхода 30 устройства) и управляющемвходе (поле 6,1 регистра 6).В процессе выполнения микропрограм мы с входа 26 в блок 2 по тактовым,импульсам с выхода блока 7 могут заноситься коды номеров очередных микропрограмм (коды операций).По мере выдачи управляющей информа ции каналам происходит ее контрольблоком 8 (фиг. 3), При этом происходит контроль как адресный, так и операционной частей микрокоманды методомпроверки на четность. При искаженииодногофиз .кодов или несоответствииадреса выбранной микрокоманде блок 8Формирует сигнал отказа канала путемустановления в единичное состояниетриггера 50 (фиг. 3). 25Признак отказа канала с выхода блока 8 через элемент ИЛИ 22 поступаетна управляющий вход блока 7 (Аиг.4)и устанавливает в нулевое состояниетриггер 51 и счетчик 53, Генератор 52 30прекращает Аормирование импульсовдля синхронизации работы канала и канал завершает работу.Признак отказа канала поступает,кроме того, на выход 32 канала дляпередачи инАормации для последующейреконАигурации выходов предыдущегои входов последующего каналов. (Фиг,6).Это необходимо для исключения отказавшего канала и передачи микрокоманд обмена, минуя отказавший канал,Реконфигурация структуры достигается тем, что сигнал с выхода 32-го канала поступает на вход 35(-1)-го канала, Поступающие для45транзитной передачи микрокомандыобмена демультиплексором 16 направляются не на 1-й канал, а на (+1)-й.Управляющий сигнал отказа -го канала поступает с входа 29 (+1)-го ка 5 Онала (Фиг. 1) на управляющий входмультиплексора 14. Приходящая транзитом информация принимается с Я)- го канала, а нес отказавшего -гоканала.Работа канала в режиме выдачи мик-,рокоманд обмена,В процессе обработки микрокомандканал устройства может выдавать микрокоманды обмена другим каналам устройства, образующего кольцевую структуру, Формат микрокоманды обмена представлен на Фиг.5,б. В этом случае операционная часть микрокоманды - поле 6.4 регистра 6 образует микро- команду обменаМо АсМмс ф Мп где Ас - код (номер) канала приемника информации; М - код (номер) микропрограммы, которую должен выполнитьА -й канал устройства; М. - код (номер) канала передатчика инАормации;знак конкатенации (сцепления)отдельных слогов микрокоманды обмена.Одновременно с кодом микрокомандыобмена М 0 с выхода поля 67 регистра6 выдается метка-признак передачиуправления. Эта метка поступает науправляющий вход коммутатора 10 иразрешает прохождение микрокомандыобмена на инйормационный вход демуль-.типлексора 16. В зависимости от состояния следующего (д+1)-го канала(в работоспособном он состоянии нлисос.таянии отказа) инАормация вьдается5+1)-му или (д+2)-му каналам, Одновременно с выдачей инАормации (микрокоманды обмена) выдается тактовыйжпульс для записи инФормации в последующем канале устройства,Метка-признак передачи управленияс выхода 6.7 регистра 6 поступает наинверсный управляющий вход блока элементов И 18 и запрещает тем самым выдачу управляющей инАормации с поля6.4 регистра 6 на выход 31 канала.Далее канал может либо Формироватьдля выдачи микрокоманду обмена в следующей микрокоманде, либо продолжитьобработку микропрограммы аналогичнорассмотренному ранее.Работа канала в режиме приема иобработки микрокоманд обмена.Микрокоманда обмена в зависимостиот состояния предыдущего канала поступает либо с входа 27 канала, либос входа 28 на один из информационныхвходов мультиплексора 14 (Аиг. 1),Одновременно с поступлением микро"команды обмена поступает тактовый импульс. Этот импульс позволяет занестипоступившую инАормацию (микрокомандуобмена) в регистр 17, устанавливаетчерез элемент ИЛИ 21 триггер 51(Аиг. 4) блока 7 в единичное состояние, что разрешает формирование так 1566362 1025 50 товых импульсов для синхронизации работы канала, Кроме того, по поступившему тактовому импульсу происходит обращение к блоку памяти 3, в5котором хранится единственный код,идентиАицирующий местоположение(номер) канала в структуре устройстваСчитанный из блока памяти 3 идентиАикатор заносится в регистр 19,Занесенный в регистр 17 код микрокоманды обмена состоит из трехчастей: кода номера канала приемникаинАормации (А), кода номера микропрограммы (М )которую должен выполнить соответствующий канал устройства и код номера канала источникаинформации (М) .Код номера канала приемника информации с поля регистра 17 поступаетна вход схемы 11 сравнения, где происходит сравнение с кодом (идентификатором) данного канала. Так как кодномера канала источника информациина схеме 12 сравнения не совпал сидентификатором канала, то информация с выхода демультиплексора 15,дополняясь кодом номера канала источника информации через блок элементовИЛИ 23 и коммутатор 10 в зависимости 30от состояния последующего (+1)-гоканала выдается на один из выходовдемультиплексора 16 и один из выходов33 или 34 канала с последующим каналом устройства.35При совпадении кода номера каналаприемника инАормации с идентификатором данного канала на выходе схемы 11сравнения Формируется сигнал логической единицы, Этот сигнал поступает 40на управляющий вход мультиплексора37 (фиг. 2) блока 2 и разрешает темсамым прохождение кода номера микропрограмм (М) с выхода поля регистра 17 (Аиг, 1) на информационный вход 45демультиплексора 38 (Фиг. 2) для записи в соответствующий регистр блокарегистров 36,1-36.К и последующейего обработки в порядке поступлениязапросов аналогично тому, как эторассмотрено,При выдаче последней микрокомандыв поле 6,6 регистра 6 заносится метка-признак конца микропрограммы. Этаметка с выхода регистра 6 поступаетна управляющий вход блока 2 (Фиг.2)55и Формирует единичный импульс навыходе одновибратора 43, который,поступая на управляющие входы коммутаторов Зо.1-39,К, разрешаеттем самым перезапись информации вблоке 36.1-36,К регистров. При поступлении тактового импульса с выходаблока 7 на синхрониэирующие входырегистров 36,1-36,К происходит сдвиг(нулевое) состояние и тем самым блок2 готов к приему поступающих на обслуживание микропрограмм,Работа канала в режиме модификации микрокоманды обмена.При работе устройства возможнаситуация, при которой при передачеинАормации (микрокоманды обмена)3-му каналу возможен его отказ.В этом. случае микрокоманда обмена,минуя отказавний канал, по кольцевойструктуре устройства возвращаетсяв канал источник инАормации и заносится в регистр 17.Схема 12 сравнения производитсравнение идентиАикатора канала икода источника инАормации, при ихсовпадении Аормирует сигнал логической единицы. Этот сигнал с выходасхемы 12 сравнения поступает на управляющий вход демультиплексора 15,ИнАормация о коде номера приемникаинАормации и код микропрограмм свыходов полей регистра 17 через демультиплексор 15 поступают на входблока 4,Блок 4 выполнен в виде программируемой логической матрицы (Фиг, 7)и выполняет роль преобразователякодов, модиАицируя код номера каналаприемника, в котором произошел отказ.Этим достигаетсяпередача управления(микрокоманды обмена) на канал, вблоке памяти которого хранятся копиимикропрограмм отказавшего канала.Промодифицированный код номераканала приемника совместно с кодомномера микропрограммы и дополненныйкодом номера канала источника информации с выхода поля регистра 17 черезблок элементов ИЛИ 23, коммутатор 10поступает на инАормационный вход демультиплексора 16 и в зависимости отсостояния (+1)-го канала выдаетсяили на выход 33, или на выход 34 канала.Далее устройство Функционируетв рассмотренных режимах,Окончание работы канала заключается в следующем, 1566362Во-первых, при отказе канала сигнал с выхода блока 8 через элемент ИЛИ 22 поступает на вход установки в ноль триггера 51 (Фиг, 5), устанавливает его в нулевое состояние, и канал завершает работу.Во-вторых, после того, как очередь блока 2 пуста (нет кодов номеров микропрограмм на обслуживание), на выходе элемента И 46 (Лиг. 2) сигнал логической единицы. Этот сигнал с выхода блока 2 поступает на вход элемента И 20, и при выдаче с поля 6.6 регистра 6 метки-признака конца микропрограммы, одновибратор 24.2 формирует импульс и сигнал логической единицы с выхода элемента И 20 через элемент ИЛИ 22 устанавливает триггер 51 (фиг. 4) блока 7 в нулевое состояние; канал завершает работу и готов к приему очередной информации 10 20 Формула изобретения 25 1, Многоканальное устройство для обмена управляющей информацией ввычислительной системе, содержащее И каналов, а в каждом канале - блок З 0 памяти микропрограмм, блок синхронизации, буферный запоминающий блок, блок контроля, коммутатор адреса, регистр адреса, входной регистр, регистр микрокоманд, мультиплексор логических условий, блок памяти номера канала, регистр номера канала, первую схему сравнения, блок элементов И, элемент И, два элемента ИЛИ, причем первый инАормационный выход 40 -го ( = 1, И) канала соединен с первым инАормационным входом(х+1)-го канала устройства, выход .коммутатора адреса соединен с информационным входом реГистРа адреса, 45 выход которого соединен с инйормационным входом блока памяти микропрограмм и первым входом блока контроля, выход контрольного признака четности регистра адреса соединен с вторым входом блока контроля, выход блока памяти микропрограмм соединен с инАормационным входом регистра микрокоманд, выход поля кода логических условий которого соединен с управляющим входом мультиплексора логических условий, выход модифицирующего разряда адреса регистра микро- команд. соединен с первым информационным входом мультиплексора логических условий, выход поля немодифицируемых разрядов адреса регистра микрокоманд соединен с немодиАицируемыми разрядами адреса первого информационного входа коммутатора адреса,выход операционного поля регистрамикрокоманд соединен с информационным входом блока элементов И, выходкоторого соединен с выходом оперативной части микрокоманд канала, выходмультиплексора логических условийсоединен с входом модиАицируемогоразряда адреса первого информационного входа коммутатора адреса, выходы полей кода логических условий,выход модиАицируемого и немодифицируемых разрядов адреса, выходы операпионного поля регистра микрокомандсоединены с третьим входом блока контроля, выход контрольного признакачетности регистра микрокоманд соединен с четвертым входом блока контроля, выход которого соединен с выходомпризнака отказа канала, первый управляющий вход начала работы канала соединен с первым входом первого элемента ИЛИ, выход которого соединен с вхо"дом запуска блока синхронизации, первый выход которого соединен с синхронизирующим входом буАерного запоминающего блока, выход блока памяти номера канала соединен с инАормационнымвходом регистра номера канала, выходкоторого соединен с первым входомрегистра номера канала, выход которого соединен с первым входом первойсхемы сравнения, выход первой схемысравнения соединен с входом выбораисточника инАормации буАерного запоминающего блока, выход первого полявходного регистра соединен с вторымвходом первой схемы сравнения, второй выход блока синхронизации соединен с синхронизирующим входом регистра адреса, третий выход блока синхронизации соединен с синхронизирующимвходом регистра микрокоманд, входлогических условий канала соединенс вторым инАормационным входом мультиплексора логических условий, четвер"тый выход блока синхронизации соединен с входом Аиксации результатовконтроля блока контроля, вход кодаоперации канала соединен с первыминформационным входом буферного запоминающего блока, выход признака конца микропрограммы регистра микроко 5 б 6362 4манд соединен с прямым и инверсным управляющими входами коммутатора адреса, выход элемента И соединен с первым входом второго элемента ИЛИ, вы 5 ход которого соединен с входом оста- нова блока синхронизации, выход блока контроля соединен с вторым входомвторого элемента ИЛИ, информационный выход буАерного запоминающего 1 О блока соединен с вторым инАормационным входом коммутатора адреса, выход признака окончания очереди буферного запоминающего блока соединен с первым входом элемента И, выход второго поля входного регистра соединен с вторым инАормационным входом буферного запоминающего блока, о тл и ч а ю щ е е с я тем, что, с целью повышения надежности функционирования, каждый канал дополнительно содержит блок ассоциативной памяти, мультиплексор, два демультиплексора, выходной коммутатор, вторую схему сравнения, блок элементов ИЛИ, два 25 одновибратора, причем первый информационный выход М-го канала соединен с первым инАормационным входом первого канала, второй информационный выход -го (х = 1, И) канала соеди- ЗО нен с вторым инАормационным входом (д+2)-го канала, второй информационный выход (М)-го канала соединен с вторым инАормационным входом первого канала, второй инАормационный выход 1-го канала соединен с вторым информационным входом второго канала, выход признака отказа -го (=2,И) канала соединен с входом признака отказа предыдущего канала (д+1)-го 40 канала и входом признака отказа последующего канала (-.1)-го канала, выход признака отказа первого канала соединен с входом признака отказа предыдущего канала второго канала и 45 входом признака отказа последующего канала И-го канала, выход признака отказа И-го канала соединен с входом признака отказа предыдущего канала первого канала и входом пРизнака отказа последующего канала (М)-го канала, первый и второй информационные входы (х-го (д = 1, И) канала соединены соответственно с первым и вторым входами мультиплексора, выход которого соединен с информационньи входом входного регистра, разряд признака тактирования выхода мультиплексора соединен с вторым входом первого элемента ИЛИ, управляющим входом блока памяти номера канала, синхронизирующим входом входного регистра и через первый одновибратор - с синхровходом регистра номера канала, выход регистра номера канала соединен с первым входом второй схемы сравнения, второй вход которой соединен с выходом третьего поля входного регистра, выход второй схемы сравнения соединен с управляющим входом первого демультиплексора, первый выход которого соединен с первым входом блока элементов ИЛИ, второй выход первого демультиплексора соединен с входом блока ассоциативной памяти, выход которого соединен с вторым входом блока элементов ИЛИ, выход блока элементов ИЛИ соединен с первым инАормационным входом выходного коммутатора, выходы первого и второго полей входного регистра соединены с информационным входом первого демультиплексора, выход третьего поля входного регистра соединен с первым и вторым входами блока элементов ИЛИ, выход операционного поля регистра микрокоманд соединен с вторым информационным входом выходного коммутатора, выход признака конца микропрограммы регистра микрокоманд соединен с входом разрешения сдвига .записанной информации буферного запоминающего блока и через второй одновибратор - с первым входом элемента И, выход признака подачи управления регистра микрокоманд соединен с инверсным управляющим входом блока элементов И и с прямым и первым инверсным управляюпим входами выходного коммутатора, выход которого соединен с инАормационным входом демультиплексора, выход первой схемы сравнения соединен с вторым инверсным управляющим входом выходного коммутатора, вход признака отказа предыдущего канала соединен с управляющим входом мультиплексора, вход признака отказа последующего канала соединен с управляющим входом второго демультиплексора, первый и второй выходы которого соединены соответственно с первым и вторым информационными выходами канала, четвертый выход блока синхронизации - с тактовым разрядом информационного входа второго демультиплексора.2, Устройство по п. 1, о т л и 1566362ч а ю щ е е с я тем, что буферныйзапоминающий блок содержит блок изК регистров, где К - глубина очередиобслуживания блок иэ (К)-го комУ 5мутатора, блок из К элементов И,мультиплексор, демультиплексор, дваблока элементов И, блок элементовИЛИ, элемент И и одновибратор, выходкоторого соединен с прямыми и инверсными управляющими входами коммутаторовблока, первый и второй информационныевходы буферного запоминающего блокасоединены с соответствующими информационными входами мультиплексора,выход которого соединен с информационным входом демультиплексора, инверсный выход Р-го регистра блока соединенс входами Р-го элемента И первого блока (Р = 1,К), выход которого 20соединен с Р-м управляющим входом демультиплексора и Р-м входом элементаИ, выход которого соединен с выходомпризнака окончания очереди буферногозапоминающего блока, синхронизирующий 25вход буферного запоминающего блокасоединен с синхронизирующими входамирегистров блока, вход выбора источника информации буферного запоминающегоблока соединен с управляющим входом 30мультиплексора, вход разрещения сдвига загисанной информации буферногозапоминающего блока соединен с входомодновибратора, прямым управляющимвходом второго блока элементов И иинверсным управляющим входом третьего блока элементов И, выход которогосоединен с первым информационнымвходом первого коммутатора блока,выход второго блока элементов И соединен с первым входом блока элементов ИЛИ, выход которого соединен синформационным выходом буферного запоминающего блока, выход первого регистра блока соединен с вторым входомблока элементов ИЛИ, первый вход демультиплексора - с информационнымивходами второго и третьего блоковэлементов И, 1 -й выход ( 1 = 2, К)демультиплексора соединен с первыминформационным входом-го коммутатора блока, выход которого соединенс информационным входом 1 -го регистра блока, К-й выход демультиплексора соединен с информационнымвходом К-го регистра, выход 1-го регистра (1 = 2,К) блока регистровсоединен с вторым информационнымвходом (1-1)-го коммутатора, выходпервого коммутатора блока соединенс информационным входом первого регистра блока,