Конвейерное вычислительное устройство

Изобретение относится к автоматике и вычислительной технике и можетбыть использовано н системах цифровойобработки и распознавания сигналов,Целью изобретения является расши 5рение Функциональных воэможностей устройства за счет распознавания сигналов,На Фиг. 1 изображена блок-схемапредлагаемого устройства на Фиг.2пример реализации вычислительного блока первого типа; на Фиг. 3 - то же,второго типа.Устройство содержит Ь вычислительных блоков 1 первого типа, К вычислительных блоков 2 второго типа, селектор 3 максимума, блок 4 умножениякомпаратер 5, группу элементов И 6,Функциональный преобразователь 7, 2 Облок 8 памяти и генератор 9 тактовыхимпульсов. Вычислительный блок первого типа содержит умножитель 11, регистр 12 коэффициента, сумматор 13и три регистра-Фиксатора 14, Вычислительный блок второго типа содержитквадратор 17, сумматор 18 и три регистра-Фиксатора 19.Устройство работает следующим образом. ЗООтсчеты входного сигнала х(.) после его преобразования в цифровуюФорму с частотой, равной частоте генератора 9 тактовых импульсов, поступают на первый вход вычислительных блоков 1 и 2 первого и второго типов.Перед началом распознавания в регистры 12 коэффициентов всех вычислительных блоков 1 первого типа записываются коэффициенты каждой из Ь импульс Оной характеристик для согласованныхФильтров. При этом в регистр 12 коэффициента 1-го блока 3-й группы записывается ь.-й .коэффициент а; для 3-й1импульсной характеристики согласованного Фильтра, Каждый иэ согласованныхфильтров описывает эталонный нормированный сигнал соответствующего класса сигналов. В каждом такте работыустройства с помощью К вычислительных блоков 1 3-й группы вычисляется вконвейерном режиме один отсчет результата согласованной Фильтрации по следующему соотношению;:огде у Ь) -1-й отсчет результата 1-йсогласованной фильтрациисигнала х(М. Все вычислительные блоки 1 работают одновременно и синхронно в соответствии с частотой синхроимпульсов на выходе генератора 10 тактовых импульсов, которые поступают на входы синхронизации регистров 14 вычислительных блоков 1. При этом на первый вход каждого из блоков 1 поступает поток отсчетов сигнала х(д), а на второй вход - результаты промежуточных вычислений в потоковом режиме. Поток отсчетов сигнала движется через вычислительные блоки 1 в два раза медленнее потока промежуточных результатов. Селектор 3 максимума, который также работает в конвейерном режиме, определяет в каждом такте работы устройства максимальное значение результатов согласованной Фильтрации на выходе Ь групп вычислительных блоков 1, Селектор максимума одновременно определяет номер пОс)-го согласованного фильтра, для которого результат Фильтрации в данном такте является максимальным, т,е.пИс)= аг 8 щах у. В)1( (Ь1Посредством К вычислительных блоков 2 второго типа и функционального преобразователя 7 для каждого отсчету сигнала вычисляется в конвейерном режиме его норма сЬ) следующим образом;:о Вычислительный блок 2 второго типа работает аналогично вычислительному блоку 1. Квадратор 17 может быть реализован, например, в виде ПЗУ, таблично выполняющего операцию возведения в квадрат. Регистры-Фиксаторы 19 используются для срганизации конвейерного режима работы устройства, Функциональный преобразователь 7 осуществляет Функцию извлечения квадратного корня и может быть реализован, например, в виде постоянного запоминающего устройства, 1Для каждого отсчета сигнала локальная норма сЬ) умножается носредством перемножителя 4 на постоянный пороговый коэффициент Ы, который хранится в блоке 8 памяти. Максимальное значение у (И для 1-го отсчета сравниваеть ся с выходным значением блока 4 умножения. Если уЬ,э, АсЬ), то на выходе компаратора 5 появляется значение"1", в противном случае значение ,"О". Выходной логический сигнал . 1 компаратора 5 поступает на первый вход группы элементов И 6, состоящей иэ параллельно действующих элементов И, где ш - количество разрядов второго выхода селектора 3 максимума, т.е. ш=1 ооЬ. Таким образом, с помощью группы элементов И 6 осуществляется умножение номера класса сигнала и на выходной сигнал компаратора 5Когда распознаваемый сигнал будет достаточно близким к эталону и-го класса, заданного набором коэффициентов а; , где 1=1 К, и-го согласованного фильтра, то на выходе компаратора 5 появляется сигнал "1". Тогда на выходе устройства будет ш-. разрядный код класса распознаваемого сигнала 20 относительно отсчета хЬ), т.е. в 1-м такте был обнаружен сигнал и-го класса. В противном случае на выходе устройства будет."О", что означает отсут ствие в К-.м такте сигнала одного иэ Ь 25 заданных. классов.формула изобретенияКонвейерное вычислительное устройство, содержащее блок памяти, Ьгрупп вычислительных блоков первого типа по К блоков в каждой, группу .элементов И, генератор тактовых импульсов, первый и второй входы д-го вычислительного блока первого типа (где з.=2,К) 3-й группы (где 3=1,Ь) соединены соответственно с первыми и вторыми выходами (-1)-го вычисли" тельного блока первого типа, выход генератора тактовых импульсов подключен к входам синхронизации вычисли" тельных блоков первого типа, Ь первых входов первых вычислительных блоков 6первого типа каждой .группы соединены между собок и являются входом устройства, Ь вторых входов этих же блоков соединены между собой и являются входом логического нуля устройства, а выход группы элементов И является выходом устройства, о т л и ч а ю щ е ес я тем, что, с целью расширения функциональных воэможностей устройства эа счет распознавания сигналов, в него введены К вычислительных блоков второго типа, селектор максимума, блок умножения, компаратор и функциональный преобразователь, первый и второй входы -го вычислительного блока второго типа соединены соответственно с первым и вторым выходами (-1)-го вычислительного блока второго типа (где д=2,К), а вход устройства соединен с первым входом первого вычислительного блока второго типа, второй вход которого соединен с входом логического нуля устройства, второй выход К-го вычислительного блока второго типа соединен с входом функционального преобразователя, выход .которого соединен с первым входом блока умножения, второй вход которого соединен с выходом блока памяти, второй выход К-го вычислительного блока первого типа 1-й группы подключен к 1-му входу селектора максимума (где -"1,Ь), первый выход селектора максимума соединен с первым входом компаратора, второй вход которого соединен с выходом бло" ка умножения, выход компаратора соединен с первым входом группы элементов И, второй вход которой соединен с вторым выходом селектора максимума, а выход генератора тактовых импульсов соединен с входами синхронизации вычислительных блоков второго типа, селектора максимума и блока умножения./ХОРА Составитель Е.ЧепинРедактор 1 О.Середа Техред И,Дидык КорректорЛ.Бес КНТ СС Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1 Заказ 1514Тираж 577НИИПИ Государственного комитета по изоб13035, Иосква, Ж, Ра дписноетениям и открытиямская наб., д. 4/5