Устройство обмена данными

Изобретение относится к вычисли" тельной технике и может бить использовано для построения высокопроизводительных процессоров или систем с магистральной структурой.Цель изобретения - повышение достоверности обмена путем анализа количества записанных и считанных дан-. ных. 10На чертеже приведена функциональная .схема устройства.Устройство содержит блок 1 дешифрации номера регистра, блок 2 встроенного контроля, группу и регистров 3, коммутатор 4, запоминающий блок 5 бло ка 1, регистр 6 блока 1, дешифратор 7 блока 1, и элементоМ ИЛИ 8 блока 2, и триггеров 9 блока 2, и формирова", телей 10 блока 2, элемент И 11 блока 2, дешифратор 12 блока 2, шину 13 управления, шину 14 данных, центральный процессор 15, вспомогательный процессор 16, шину 17 адреса.Устройство работает следующим об разом.По шине 13 поступает сигнал начальной установки, устанавливающий триггери 9 в нулевое состояние. Центральный процессор 15 управляет системой, куда входит и вспомогательный про. -цессор 16. При этом по шинам 17, 14 и 13 передаются соответственно адрес, данные и сигналы управления. Блок 1 дешифрации номера регистра настроен на "подслушивания" шины 17 адреса, т.е. когда на шине присутствует ад-, рес, по которому передается операнд для процессора 16,.блок 1 формирует сигнал на одном из своих выходов, укаО зивая, какой по порядку операнд готов для записи в регистры 3. При этом с блока 5 считывается порядковый номер операнда, записанный 45 в него предварительно. Номер операнда .по сигналу на входе стробирования, адреса устройства записывается в регистр 6. Из информации на выходе регистра 6 дешифратор 7 формирует сиг О нал единичного уровня, на одном из выходов. Этот сигнал поступает на вход элемента ИЛИ 8 (на втором входе эле-" мента 8 - сигнал нулевого уровня) и из него на синхровход соответствующего триггера 9, устанавливая его в единичное состояние, Из сигнала единичного уровня на выходе формирователя 10; формируется импульс, поступающий на вход выборки соответствующего регистра 3.й это время на шине 14 данных готовы данные для записи, .которые повходу стробирования данных записываются в тот регистр 3, на входе выборки которого находится импульс, Послезаписи всех операндов для процессора 16 все триггеры 9 установлены вединичное состояние и во все регистры3 записаны операнды. После записи всехоперандов процессор 15 выдает признак по шине 13 управления процессору 16, свидетельствующий о готовно;,сти. данных,Процессор 16 производит считываниеданных из регистров 3 следующим образом. На адресном выходе процессора16 формируется адрес, .который поступает на входы коммутатора 4. По этому адресу на выход коммутатора 4 поступает информация из соответствующего регистра 3, Одновременно адреспоступает на входы дешифратора 12, наодном из выходов которого формируется,сигнал единичного уровня, который через соответствующий элемент ИЛИ 8 по"ступает на синхронход триггера 9, устанавливая его в противоположное со-,стояние т.е, в нулевое состояние).После считывания всех операндов всетриггеры 9 установлены в нулевое состояние и, соответственно, на инверсных выходах будут сигналы единичногоуровня, которые формируют .на выходеэлемента И 11 сигнал единичного уровня, поступающий по разряду шины 13,например, в регистр состояния процессора 16. После считывания операндов процессор 16 анализирует регистрсостояния. Нулевая информация в разряде, поступающем из элемента И .11,свидетельствует о неисправности приобмене данными, т.е. записалось исчиталось разное количество операндов или по одному из адресов производились неоднократно запись илисчитывание. После выполнения.програм-.мы процессор 16 выдает в процессор15 сигнал об окончании вычисления,после чего процессор 15 производитустановку триггеров 9. Работа устройства возобновляется.Формула изобретенияУстройство обмена данными, содержащее блок дешифрации номера ре69290 Составитель Л.ЛогачеваТехред Л.Сердюкова Корректор Л.ПилипенкоРедактор Н.Тупица Заказ 49 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж; Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,0 гистра, информационный вход которого соединен с первым адресным входом устройства, управляющий вход - с вхо дом стробирования адреса устройства, группу и регистров, индюрмационные входы которых. подключены к информационному входу устройства, а синхровходы - к входу стробирования данныхустройства, выходы и регистров группы подключены соответственно к ин Формационным входам коммутатора, управляющий вход и выход которого подключены соответственно к второму адресному входу устройства и к информационному выходу. устройства, о т - л ич а ю щ е е с я тем, что, с целью повышения достоверности обмена, в него введен блок встроенного контроля, содержащий п элементов ИЛИ, дещиратор, элемент И,п триггеров и и формирователей, выходы которых подключены соответственно к входам выборки и регистров группы, а входы - 5к прямым выходам п триггероз соответственно, инверсные выходы которых соединены соответственно с установочными входами п триггеров и с входами элемента И соответственно, выход которого является управляющим выходом устройства, первые входы и элементов ИЛИ соединены, соответственно с выходами блока девирации номе.ра регистра, вторые входы - с выхода ми денийратора соответственно, входкоторого соединен с вторым адресным входом устройства, выходы и элементов ИЛИ соединены соответственно с синхровходами п триггеров, входы 2 сброса которых соединены и подключенй к входу установки устройства.