Устройство обмена данными для магистральной многомашинной вычислительной системы

(51)5 С 06 Г 15/16, 13/38 Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ литех Предтеченский Патенткл. С 06 А ДАНН%Я ДЛЯМАИИННО) ВЫЧИ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ОБМЕНМАГИСТРАЛЬНОЙ МНОГОТЕЛЬНОЙ СИСТЕМЫ(57) Изобретение относится к выч тельной технике и может быть использовано для построения вычислительныхсистем. Цель изобретения - повышениебыстродействия обмена. После занятиямагистрали системы одним из устройств2 обмена данными блок 4 управления обменом устройства 2, захватившего магистраль, организует трансляцию адресаот передающей ЭВМ через шинный формирователь 7 и мультиплексоры 8 адресана входы блоков 9 буферной памяти остальных устройств 2, Таким образомосуществляется одновременная записьданных от любой ЭВМ системы во всеустройства 2. При свободной магистрали осуществляется чтение полученныхданных из блоков 9. 4 ил.Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительныхкомплексах для обеспечения связи с вычислительными устройствами.Цель изобретения - повышение быстродействия обмена.На фиг. 1 приведен пример многомацыниой вычислительной системы с,использованием устройства обмена данными; на фиг 2 - пример ФункциональнойСхемы блока синхронизации магистрали;на фиг. 3 " то же, блока управленияОбменом; на фиг. 4 - временные диа-граммы работы.,Многомашинная вычислительная система (фиг. 1) может содержать блок 1Синхронизации магистрали, которая состоит из линий тактирования - СЖ,Синхронизации - БУМ, занятости - ВБЧ,Фин данных - ВД и адреса - ВА и К устройств 2 обмена данными, где К определяется количеством ЗВМ, подключаемыхк системе. 25Устройство обмена данными (фиг., 1)содержит интерфейсный блок 3, блок 4управления обменом, счетчик 5, схему6 сравнения, шинный Формировательмультиплексор 8 адреса и блок 9 буферной памяти.Блок 1 синхронизации магистрали(Фиг. 2) содержит генератор 10 тактовых импульсов, счетчик 11 схему 12сравнения, переключатель 13, триггер14, одновибратор 1 Ь, элементы И 16 и17, передатчик 18.Блок 4 управления обменом (Фиг,3)содержит элемент И 19 переключатель20, инвертирующий передатчик 21 эле Оент И 22, триггеры 23-30, регистр 31,элемент И 32, приемник 33.На временных диаграюах (Фиг. 4)цифры в буквенных обозначениях соответствуют К, т.е. номеру устройстваобмена данными.Устройство работает следующим образом.В любой момент устройство можетнаходиться в одном из трех режимов;ожидания обмена, передачи данных через магистраль и чтения данных вьиислительной машиной иэ блока 9 буфернойпамяти, расположенного в принадлежащемей устройстве 2. Все режимы пояснены55по временным диаграммам, представленным на фиг. 4. В любом иэ трех режимов блок 1 формирует,цве тактовые последовательности: на линии СЬК синхросигнал с постоянным периодом и на линии БЧМ сигнал нулевой Фазы. Все циклы обмена синхронизируются с названными сигналами, причем любые из К устройств 2 обмена данными могут захватить магистраль для передачи данныхтолько в той фазе, которая имеет номер, соответствующий номеру устройства 2. Сигнал нулевой фазы БЧМ обеспечивает синхронизацию блоков 4 всехустройств 2. Линия ВБЧ используетсятолько в режиме передачи данных и служит для индикации состояния "Каналпередачи занят", В режиме ожиданиясигнал на линии ВБЧ имеет уровень,соответствующий состояниюКанал передачи данных свободен",Режим передачи устанавливается после возникновения запроса на передачуданных в любой из вычислительньгх машин. На фиг, 4 приведен пример передачи данных от вычислительной машины,подключенной к устройству 2 с номером2. Запрос на передачу данных иэ интерФейсного блока 3 устройства 2 передается в блок 4, где он Фиксируется втриггере 23 (сигнал с 1-2),В фазе с номером 2 при условии незанятости канала передачи данных блок4 занимает магистраль, устанавливаянизкий уровень на линии ВБЧ. С моментазанятия канала счет Фаз в блоке 1(Фиг. 2) и в счетчиках 5 всех устройств2 прекращается до завершения цикла передачи данных, который продолжается втечение фаэ 2-1, 2-2, 2-3 в рассматриваемом варианте устройства 2. Собственно процедура обмена и формируемые .в ее ходе реализации сигналы представлены на Фиг. 4. Запрос (сигнал Л)возникает к моменту, когда данные иадрес уже выставлены на выходе интерФейсного блока 3 устройства 2. Приналичии запроса на передачу да"ных(сигнал А ) и совпадении фазы на линииС 1.К с номером устройства 2, выставленном на переключателе 20, триггером24 (сигпал Г) через передатчик 21 блокируется линия ВБЧ Низкий уровень налинии ВБЧ запрещает счет Фаэ в блоке1 синхронизации магистрали, после чего начинается цикл передачи данных.В этом цикле обеспечивается разрешение передачи адреса и данных по сигналу 2, переключение мультиплексоров8 адреса всех остальных устройств 2на прием адреса с шины адреса магистрали, запись данных в блоки 9 всех5 157160 устройств 2, после чего цикл обмена завершается, о чем вычислительной машине сообщается через интерфейсный блок 3 устройства 2сигналом Н . Таким образом, обеспечивается запись5 данных от любой из вычислительных машин системы во все устройства 2 одновременно.Режим чтения данных вычислительной машиной иэ блока 9 буферной памяти связанного с ней устройства 2 (в данном случае с номером 4) также показан на фиг. 4 и представлен графиками М, И, к, Н . Поскольку при свободном канале передачи данных мультиплексоры 8 переключены на чтение адреса от интерфейсного блока 3, по запросу вычислительной машины, который передается в блок 4 сигналом М, вырабатывается 20 сигнал Н по переднему фронту которого считываются данные из блока 9. Этот же сигнал Н подтверждает считывание данных и интерфейсному блоку 3.25Формула изобретенияустройство обмена данными для магистральной многомашинной вычислительной системы, содержащее интерфейсный блок, вход-выход обмена с машиной которого является одноименным входом- выходом устройства, блок управления обменом, вход и выход управления приемом-передачей которого соединены с одноименными выходоми входом интерфейсного блока соответственно, схему 35 сравнения, первый информационныйг вход которого является входом задания номера устройства, а выход признака совпадения соединен с входом разрешения обмена блока управления обменой,счетчик, выход которого соединен с вторым информационным входом схемы сравнения, счетный вход, вход блокировки и вход начальной установки счетчика соединены с входом тактирования, вхо- лом-выходом признака занятости и вхо- Гдом синхронизации блока управления обменом и являются входами устройства для подключения к линиям тактирования, занятости и синхронизации магистрали системы соответственно, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия обмена, в него введены блок буферной памяти, мульти" плексор адреса и шинный Формирователь, выходьг которого являются выходами устройства для подключения к шинам адреса и данных магистрали системы, информационные входы шинного формирователя соединены с выходами адреса и данных интерфейсного блока, выход адреса которого и вход устройства для подключения к шине адреса магистрали системы соединены с первым и вторым информационными входами мультиплексора адреса, выход которого соединен с адресным входом блока буферной памяти, ин-. формационные вход и выход которого соединены с входом устройства для подключения к шине данных магистрали системы и к входу данных интерфейсного блока соответственно, управляющие входы шинного формирователя, мультиплексора адреса и блока буферной памяти подключены к соответствующим выходам блока управления обменом.1571 б 04 Редактор емеш 513 Тираж 574 ПодписноеГосударственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 зводственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101 ЗаказВНИИПИ Составитель А. УшаковТехред М,Ходанич