Сетевой контроллер

ОЮЗ СОЕЕТСНИХ ЦИАЛИСТИЧЕСНИХ СПУБЛИН 9) (1 4 ЬИд 1 Ь АНИЕ ИЗОБРЕТЕНИЯ(54) СЕТЕВОЙ КОН (57,) Изобретени тельной технике формацией между тами) локальной лительной сети, зовайо в АСУ те тами и процессо ния является по дачи информации ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР(46) 15.05.90, Бюл. Р (7) Грозненское науч венное объединение пП (72) В,И.Шатило, Ю.К, В.В.Головков и Б.А.По (53) 681,325(088.8) (56) Контроллер сетев ТУ 25-1728.0008-87. к вычислиобмену инц (абоненуправляющей вычиси может быть испольнологическими агрегаами. Целью изобретевышение скорости пере- и расширение прото(ц)5 С 06 Р5/16, Н 04 кольных функции контроллера, Сетевой контроллер содержит линейный узел1, преобразователь кода 2, входнойрегистр 3, регистр приема 4, узел 5проверки информации по паритету, выходной регистр 6, регистр передачи7, мультиплексор 9 условий приемопередачи, блок 10 постоянной памяти микропрограмм приема-передачи, конвейерный регистр 11 приема-передачи, мультиплексор 12 условия обработки, блок13 микропрограммного управления обработки, блок 14 постоянной памятимикропрограмм обработки, конвейерныйрегистр 15 обработки, блок 1 б постоянной памяти уставок, процессор 1),регистр 18 адреса, блок 19 буфернойпамяти приема-передачи и подключается к абоненту 20, тактовому генератору 21 и к локальной управляющейвычислительной сети 22. 7 ил.Изобретение относится к вычислительной технике, а именно обмену информацией между станциями (абонентами) локальной управляющей вычислительной сети, и может быть использовано в АСУ технологическими агрегатами и процессами.Цель изобретения - повышение скорости передачи информации и расшире 1 Оние протокольных функций контроллера.На фиг.1 п 1 щведена функциональнаясхема сетевого контроллера; на фиг,2 формат пакета данных, передаваемогов сети на Фиг,З - 7 - алгоритмы при 115ема байта информации иэ сети" обработки байта пакета данных, соответствующего значению адреса приемника;обработки принятого байта, значениекоторого соответствует адресу Функции,обработки принятого байта, значениекоторого соответствует адресу источника; приема последующих байтов принимаемого пакета. данных,Сетевой контроллер содержит (фиг.1125линейный узел 1, преобразователь 2кода, входной регистр 3 регистр 4приема, узел 5 проверки информации попаритету, выходной регистр 6, регистр 7 передачи мультиплексор 8 условий приема-передачи, блок 9 микропрограммного управления приема-передачи блок 10 постоянной памяти микропрограмм приема-передачи, конвейер"ный регистр 11 приема-передачи, мультиплексор 12 условий обработки, блок13 микропрограммного управления обработки, блок 14 постоянной памяти микропрограмм обработки, конвейерныйрегистр 15 обработки, блок 16 постоян-ной памяти уставок, процессор 17, регистр 18 адреса, блок 19 буферной памяти приема-передачи и подключаетсяк абоненту 20, тактовому генератору21 и к локальной управляющей вычисли-тельной сети 22.Формат передаваемой в сети 22 информации (пакета аанных)(фиг,2) следующий: первый байт - значение адресаприемника (АП), которому преднаэна-,10чен пакет данных или от которого необходимо получить пакет по запросувторой байт - значение выполняемойпо выбранному адресу Функции (АФ),т.е, передача пакета или прием; третий байт - значение адреса источни- .55ка (АИ), передающего пакет данных илиготового принять по запросу (в зависимости от значения,АФ); четвертый байт - значение длины передаваемого пакета данных (ДП), Затем в сети передается номер байтов информации, равный пакету данных (ПЛ), последний байт М +1 - значение контрольной суммы (КС) передаваемого пакета данных.Алгоритм приема байта информации из сети 22 (Фиг.З), по которому под управлением микропрограммы, записанной в блоке 10, принимается каждый байт пакета данных, содержит микро- командный цикл 23 (далее микроцикл) анализа наличия стартовой единицы в сети 22, микроцикл 24 приема бита, микроцикл 25 анализа значения счетчика битов, микроцикл 26 записи байта в регистр 4 приема защитного разряда, микроцикл 27 анализа наличия ошибки в принятом байте, микроцикл 28 условия приема при обнаружении ошибки.Алгоритм обработки байта пакета данных, соответствующего значению АП (Фиг,4) содержит микроцикл 29 анализа условия приема байта, микроцикл 30 загрузки в регистр общего назначения (РОН) процессора 17 расшифровки адреса, микроцикл 31 подсчета контрольной суммы, микроцикл 32 записи в регистр 18 адреса, т.е. адреса, по которому производится запись принятого байта в блок 19, микроцикл 33 записи байта в блок 19, микроцикл 34 инкремента счетчика длины пакета данных, микроцикл 35 инкремента счетчика адреса блока 19, микроцикл 36 анализа обращения по групповому адресу,микроцикл 37 анализа обращения по широковещательному адресу.Алгоритм обработки принятого байта, значение которого соответствует АФ (Фиг.5), содержит микроцикл 38 условия приема байта, микроцикл 39 загрузки байта в РОН процессора 17, микро- цикл 40 анализа значения АФ (прием или передача), микроцикл 41 подсчетаконтрольной суммы, микроцикл 42 занесения адреса в регистр 18 адреса, микроцикл 43 записи байта в блок 19, микроцикл 44 инкремента счетчика длины пакета данных, микроцикл 45 инкремента счетчика адреса блока 19.Алгоритм обработки принятого байта,значение которого соответствует АИ(фиг.6), содержит микроцикл 46 анализа условия приема байта, микроцикл47 записи байта РОН процессора 17,микроцикл 48 подсчета контрольнойсуммы, микроцикл 49 записи адреса,641 6и после прихода стартового бита подуправлением блока 9 микропрограммногоуправления приема-передачи информация через линейный узел 1 поступаетна вход преобразователя 2 кода, гдепреобразуется в последовательный коди принимается из сети 22 согласноалгоритму приема (фиг.3).На лмкроцикле 23 сетевой контроллер анализирует наличие стартовой единицы в сети 22 и при ее приеме первыйбит информации, преобразованный преобразователем 2 кода на микроцикле 24 приема бита, биты записываются в последовательном виде во входной регистр 3, при этом микропрограммно отсчитывается количество принятых битов и если оно не равно восьми - микро- цикл 25 анализа значения счетчика битов, то принимается следующий бит, После приема восьми битов на микро- цикле 26 записывается байт в регистр 3 приема, в этом же микроцикле принимается контрольный разряд и на микроцикле 27 анализируется значение ошибки в принятом байте. Если ошибки нет, то на мультиплексор 12 условий обработки поступает условие на обработку принятого байта - микро- цикл 28, затем переход на прием следующего байта, если отсутствует признак конца, если ошибка по паритету, то на выходе узла 5 проверки информации по паритету формируется признак ошибки, выход которого соединен с входом мультиплексора 8 условий приема-передачи, по которому прекращается прием из сети 22 пакета данных, и условие приема байта информации изсети 22 на вход мультиплексора 12 условий обработки не формируется.Приняв условие приема байта изаписи его в регистр 4 приема черезвход мультиплексора 12 условий обработкиблок 13 микропрограммногоуправления обработки переходит навыбор последовательности микрокомандиэ блока 14 постоянной памяти микропрограмм обработки через конвейерный регистр обработки 15, необходимых для обработки первого принятогоиз сети байта, по алгоритму приведенному на фиг.4.На микроцикле 29 анализируется условие приема байта и если байт принят, то на следующем микроцикле 30; если значение ЛП соответствует индивидуальному адресу данного сетевого 5 1564регистр 18 дреса, микроцикл 50 записи байта в блок 19, микроцикл 51инкремента счетчика длины пакета данных, микроцикл 52 инкремента счетчика адреса,Алгоритм приема последующих байтов принимаемого пакета данных (фиг.7содержит микроцикл 53 условия приемабайта, микроцикл 54 записи байта вРОН процессора 17, микроцикл 55 подсчета контрольной суммы, микроцикл56 записи адреса в регистр 18 адреса, микроцикл 57 записи байта в блок19, микроцикл 58 инкремента счетчика длины пакета данных, микроцикл 59сравнения счетчика длины пакета данных со значением длины пакета данных,принятого из сети 22, микроцикл 60инкремента счетчика адреса блока 19, 20микроцикл 61 сравнения значения контрольной суммы, принятой из сети 22(последний байт - фиг.2), со значением контрольной суммы, подсчитанной при приеме пакета данных, микроцикл 62 перехода на передачу принятого пакета данных, микроцикл 62 перехода на передачу принятого гакета данных абоненту 20, лякроцикл 63 формированияпризнака ошибки, микроцикл 3064 диагностики.. Устройство работает следующим образом,При включении сетевого контроллера в сеть 22 блок 13 микропрограм 35много управления обработки начинаетвыборку микрокоманд с нулевого адреса, при этом из блока 16 постояннойпамяти уставок заносятся в РОНЫ процессора 17 необходимые для работы 40уставки, подготавливаются для нормальной работы все схемы сетевого контроллера, сообщается слово - состояниеабоненту 20 о готовности работы сетевого контроллера с сетью 22, дается 45команда через мультиплексор 8 условийприема-передачи, линейному узлу 1 наанализ сети 22, после чего под управлением блока 13 микропрограммногоуправления обработки проводится диагностика узлов сетевого контроллера,при этом на каждом микрокомандном цикле проверяется условие приема информации из сети 22, а также контролируется запрос абонента 20 на прием от него сетевым контроллером команды илипакета данных для передачи его в сеть22. В сети 22 информация передаетсясигналами биполярного кода с пробелом1564641 контроллера, то выполнение микроцикла 31 подсчета контрольной суммы, если нет, то переход на выполнение микроцикла 36 анализа обращения по групповому адресу. Если данный сетевойконтроллер принадлежит к данной группе сети 22, что проверяется чтениемсостояния блока 9 буферной памятиприема-передачи групповых адресовпо адресу АП, принимаемому из сети22, то переход,на выполнение микроцикла 31, если нет, выполнение микроцикла 37 анализа обращения по широковещательному адресу, если да, то переход на микроцикл 31, если нет, токонец приема, т.е. обращение не кданному сетевому контроллеру, и свыхода конвейерного регистра 15 обработки на вход мультиплексора 8 условий приема-передачи формируетсяусловие, по которому прекращаетсядальнейший прием из сети 22. На микроцикле 31 организуется счетчик контрольной суммы в одном иэ РОНов про" 25цессора 17, куда заносится значениепринятого байта, на микроцикле 32запись в регистр 18 адреса адреса,по которому производится запись при.нятого байта в блок 19, адрес заносится из РОНа процессора 17, в кото-.рый он был записан из блока 16 постоянной памяти уставок, на микроцикле33 - запись байта в блок 19, на микроцикле 34 инкрементируется счетчикдлины пакета данных, организованныйв РОНе процессора 17, на микроцикле35 инкрементируется счетчик адресаблока 19, на следующем микроциклеблок 13 микропрограммного управленияобработки переходит в режим ожидания условия приема следующего байтав регистр 4 приема, поступающегона вход мультиплексора 12 условийобработки. 45Приобработке поинятого байтаАП по алгоритму, приведенному нафиг.4,. затрачивается максимально 9мнкроциклов, поэтому к концу приемаиэ сети 22 следующего байта и записи его в регистр 4 приема процессор17 готов обрабатывать следующий байт.При наличии на микроцикле 38 условия приема байта АФ (фиг.2) в регистр4 приема, поступающего на вход мультиплексора 12 условий обработки,блок 13 микропрограммного управленияобработки начинает выборку микрокоманд в последовательности, указанной на фиг.5, На микроцикле 39 организуется загрузка байта в РОН процессора 17 иэ регистра 4 приема, на микроцик -ле 40 - анализ значения АФ - определяется прием информации из сети 22или запрос на передачу, если прием,то переход на микроцикл 41 - подсчетконтрольной суммы, если передача позапросу, переход на ожидание приематретьего байта - АИ, затеи осуществляется переход на передачу и передача сетевым контроллером информациииэ блока 19 буферной памяти приемапередачи в сеть 22 по адресу АП, При приеме после выполнения микроцикла4 выполнение ьикроцикла 42 - занесение адреса блока 19 в регистр 18 адреса, увеличенного в РОНе процессора 17 при обработке первого байта, на икроцикле 43 - запись байта в блок 19, на микроцикле 44 инкрементируется счетчик длины пакета, на микроцикле 45 инкрементируется счетчик адреса блока 18, на этом прием второго байта закончен, при этом затрачивается восемь микрокомандных циклов.По условию приема байта и записи его в регистр 4 приема - микроцикл 46 - анализ условия приема байта, блок 13 микропрограммного управления обработки начинает выборку микрокоманд из блока 14 постоянной памятимикропрограмм обработки по алгоритму,приведенному на фиг.6, и на микроцикле 47 происходит запись байта в РОНпроцессора 17, на микроцикле 48 производится подсчет процессором 17 контрольной суммы, на микроцикле 49 -запись адреса в регистр 18 адреса,намикроцикле 50 - запись байта в блок19, на микроцикле 51 инкрементируется счетчик длины пакета, на микроцикле 52 инкрементируется счетчик адреса блока 19, ггри этом на обработкутретьего байта АИ затрачивается семьмикрокомандных циклов. Приняв условие приема байта на микроцикле 53фиг,7) на микроцикле 54 происходитзапись байта в РОН процессора 17, на микроцикле 55 подсчитывается контрольная сумма, на микроцикле 56 - запись в регистр 18 адреса адреса блока 19, на микроцикле 57 - запись байта в блок 19, на микроцикле 58 инкремектируется счетчик длины пакета данных, на микроцикле 59 сравнивается значение счетчика длины пакета со значением длины пакета, принятого из се 15646ти 22 в четвертом байте (фиг.2) и хранящегося и РОНе процессора 7 (сравнение значения счетчика длины пакета и значения длины пакета хра 5 нящегося в РОНе процессора 7, проводится после инкрементирования счетчика длины пакета потому, что в исходном состоянии счетчик длины пакета обнулен и инкрементируется после обработки первого принятого байта А 1)) при несравнении - прием следующего байта, причем на микроцикле 60 инкрементируется счетчик адреса блока 19, при сравнении - на микроцикле 61 сравнивается значение контрольной суммы, принятой иэ сети 22 (фиг.2), с контрольной суммой, подсчитанной процессором 17 за время приема всего пакета данных, при равенстве значений кон трольных сумм пакет данных считается принятым из сети 22 и расположенйым в блоке 19 буферной памяти приема-передачи и сетевой контроллер переходит на выполнение подпрограммы 25 передачи положительной квитанции и передачи пакета данных абоненту 20 (микроцикл 62), при несравнении контрольных сумм сетевой контроллер переходит на выполнение подпрограммы 30 передачи отрицательной квитанции в сеть 22 (микроцикл 63), после окончания выполнения которой сетевой контроллер переходит в режим диагностики (микроцикл 64), Дпя обработки принимаемых байтов (кроме первых трех) затрачивается девять микрокомандных циклов.После записи всего пакета данных в блох 19 сетевым контроллером пода ется в сеть 22 квитанция, подтверждающая правильность принятого пакета данных, для чего при приеме пакета данных адрес источника запоминается в одном из РОНов процессора 17 до кон ца приема пакета данных (адрес источника запоминается при любом режиме обмена) и после окончания приема записывается в регистр 7 передачи, выставляется условие перехода на вход 50 мультиплексора 8 условий приема-передачи, по которому под управлением блока 9 микропрограммного управления приема-передачи данный байт переписывается в выходной регистр 6 и через преобразователь 2 кода в последовательном коде линейным узломпередается в сеть 22За время передачи процессором 17 считывается из бло 41Ока 16 постоянной памяти уставок значение положительной квитанции и заносится в регистр 7 передачи, с которого байт положительной квитанции переписывается после передачи последнего бита байта адреса источника в выходной регистр 6 и передается в сеть 22.Отрицательная квитанция передается при обнаружении ошибки при приеме в двух случаях - при обнаружении ошибки по паритету и при несравнении процессором 17 контрольных сумм, при этом отрицательная квитанция передается в сеть 22 аналогично передачи положительной квитанции, за исключением того, что из блока 16 постоянной памяти уставок считывается значение отрицательной квитанции.При безошибочном приеме пакета данных блок 13 микропрограммного управления обработки переходит на выбор последовательности микрокоманд нрерывания работы абонента 20 и считывания абонентом 20 слова состояния сетевого контроллера. По прямому доступу к памяти абонента 20 пакет данных иэ блока 19 буферной памяти приема- передачи пересылается в .память абонента 20.В случае передачи пакета данных абонентом 20 в сеть 22 абонент 20считывает слово состояния сетевого контроллера и при возможности работы с ним выдает команду перехода на прием от него начального адреса памяти абонента 20, в котором размещен пакет данных, длину пакета и команду на передачу по индивидуальному адресу или запросу, после чего сетевым контроллером в режиме прямого доступа к блоку 10 постоянной памяти микропрограмм приема-передачи считывается пакет данных в блок 19 буферной памяти приема-передачи, а в случае передачи блок 13 микропрограммного управления обработки переходит на подпрограмму передачи пакета данных, при этом формируется условие, поступающее на вход мультиплексора 8 условий приема-передачи, по которому под управлением блока 9 микропрограммного управления приема-передачи линейный узел 1 переходит в режим "захвата" сети 22, "захватив" которую, формирует условие захвата на вход мультиплексора 12 условий обработки и переходит в режим ожидания записибайта пакета данных в выходной регистр 6. Байт информации считывается с блока 19, записывается в регистр7 передачи, после чего формируетсяусловие передачи на входе мультиплексора 8 условий приема-передачи,по которому байт переписывается в выходной регистр 6 и передается в сеть22, во время чего второй байт считывается с буфера приема-передачи и заносится в регистр 7 передачи и т,д,При передаче байта информации блоком9 микропрограммного управления приема-передачи микропрограммно отсчи 15тывается передача каждого бита и выдвинув последний бит из выходного регистра 6, в него переписывается байтинформации иэ регистра 7 передачи,при этом контролируется признак конца пакета на входе мультиплексора 8условий приема-передачи, который выставляет блок 13 микропрограммногоуправления обработки при записи в регистр 7 передачи последнего байтапа-25кета данных, при его наличии последний байт передается в сеть 22 и устройство переходит в режим ожиданияквитанции.При передаче пакета цанных по запросу сетевой контроллер принимаеттретий байт (Фиг.2) с указанием адреса сетевого контроллера, запросившего пакет данных, адрес запоминается в РОНе процессора 17, и сетевой35контроллер переходит в режим передачи пакета данных аналогично передаче по указанному адресу, с той разницей, что третьим байтом передается адрес сетевого контроллера, запрсившего пакет данных, хранящийсяв регистре общего назначения процессора 17, с тем, чтобы не нарушитьформат пакета данных, приведенногона фиг.2.45В паузах между сеансами связи, когда сетевой контроллер не участвуетв обмене информацией, проводится диагностика всех узлов сетевого контроллера и глобальная,циагностика сучастием абонента 20,Формула из об ретенияСетевой контроллер, содержащий55 линейный узел, преобразователь кода, входной регистр, узел проверки информации по паритету, выходной регистр,мультиплексор условий приемапереда 1 ш, блок микропрограммного уп-.равления приема-передачи, блок постоянной памяти микропрограмм приемма-передачи, конвеиерныи регистр приема-передачи, тактовый генератор, информационный вход-выход линейного уэла является одноименным входом-вь 1 ходом контроллера для соединения с локальной управляющей вьчислительно.л сетью, первый информационный выход линейного узла соединен с первым информационным входом преобразователя кода, второй информационный выход соединен с входом узла проверки информации по паритету, выход условия приема линейного узла соединен с соответствующим информационным входом мультиплексора условий приема-передачи, информационный вход линейного узла соединен с первым информационным выходом преобразователя кода, управляющий вход линейного узла соединен с соответствующим выходом конвейерного регистра приема-передачи, второй информационный выход преобразователя кода соединен с информационным входом входного регистра,второй информационный вход преобразователя кода соединен с выходом выходного регистра, выход состояния преобразователя кода соединен с соответствующим информационным входом мультиплексора условий приема-передачи, управляюц 1 ий вход преобразователя кода соединен с соответствующим выходом конвейерного регистра приема- передачи, управляющие входы входного и выходного регистров соединены с соответствующими выходами конвейерного регистра приема-передачи, контрольный выход узла проверки информации по паритету соединен с соответствующим информационным входом мультиплексора условий приема-передачи, выход которого соединен с входом условий блока микропрограммного управления приема-передачи, выходы которого соединены с адресными входами блока постоянной памяти микропрограмм приема-передачи, выходы которого соединены с информационными входами конвейерного регистра, соответствующие выходы которого соединены с соответствующими входами условий блока микропрограммного управления и мультиплексора условий приема-передачи, о тл и ч а ю щ и й с я тем что, с целью повышения скорости передачи ин 1564641формации сети и расширения протокольных функций контроллера, в него введены регистр приема, регистр передачи, мультиплексор условий обработки, блок микропрограммного управления обработки, блок постоянной памяти микропрограмм обработки, конвейерный регистр обработки, блок постоянной памяти уставок, процессор, регистр адреса, блок буферной памяти приема- передачи, выход входного регистра соединен с информационным входом регистра приема, выход которого соединен с входом данных процессора, управляющий вход регистра приема соединен с соответствующим выходом конвейерного регистра приема-передачи, информационный вход выходного регистра соединен с выходом регистра передачи, 2 О информационный вход которого соединен с выходом данных блока буферной памяти приема-передачи, управляющий вход регистра передачи соединен с соответствующим выходом кснвеиерногои 25 регистра приема-передачи, выход условия конвейерного регистра приема- передачи соединен с соответствующим информационным входом мультипгексора условий обработки, выход которого 30 соединен с входом условия блока микропрограммного управления обработки, выходы которого соединены с адресными входами блока постоянной памяти микропрограмм обработки, выход кото- З 5 рого соединен с информационным входом конвейерного регистра обработки, соответствующие выходы конвейерного регистра обработки соединены с входами условий блока микропрограммного уп - равления обработки, информационными входами мультиплексора условий обработки, мультиплексора условий приема- передачи, управляющими входами процессора, блока буферной памяти приема-передачи, блока постоянной памяти уставок, соответствующие выходы конвейерного регистра обработки и информационные входы мультиплексора условий обработки являются выходами и входами синхронизации контроллера, выходы блока постоянной памяти уставок соединень 1 с входами данных процессора вьход условий процессора ссе динен с соответствующим информационным входом мультиплексора условий Обработки, вход-выход данных адреса процессора соединен с информационным входом регистра адреса, входом данных блока буферной памяти Bриема-передачи, информационным входом регистра передачи, входами данных адреса контроллера для подключения абонента, тактирующие выходы тактового генератора соединены с тактовыми входами линейного узла, преобразователя кода, входного регистра, регистра приема узла проверки информациипс паритету, выходного регистра, регистра передачи, мультиплексора условий при ема-передачи, блока микропрограммного управления приема-передачи, мультиплексора условий обработки, блока микропрограммного управления обработки, процессора, регистра адреса и блока буферной памяти приема-передачи..Лончакова Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарин каз 1161 Тираж 567 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раущская наб., д, 4/5