Многопроцессорная система обработки данных

СОЮЗ СОБЕТСНИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИКв 1 6714 9) 5/16 5 0 СУДАРСТБЕННЫЙ КОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСА Е ИЭОБРЕТЕНИ АВТОРСКС юл. У 48гопроцессорных систем обработки данных. Целью изобретения является расширение класса решаемых задач, повышение производительности и надежности многопроцессорной системы обработки данных при работе в широком диапазоне объемов обрабатываемых данныхМногопроцессорная система содержитдве шины 1, 2 межпроцессорного обмена, устройства 3, 4 управления шинами межпроцессорного обмена, процессорные модули, локальные шины 17,блоки 5 общей памяти, устройства 10управления вводом-выводом. 1 з.п.ф-лы, 1 ил.Изобретение относится к вычислительной технике, в частности к архитектуре высокопроизводительных многопроцесс.орных систем обработки дан 5 ных аЦелью изобретения является расширение класса решаемых задач, повышение производительности и надежности процессорной системы обработки данных 10 при работе в широком диапазоне обьемов обрабатываемых данных.Иа чертеже приведена структурная схема многопроцессорной системы обработки данных. 15Система содержит две шины 1, 2 межпроцессорного обмена, устройства 3 и 4 управления шинами межпроцессорного обмена, блоки 5 общей памяти с тремя входами-выходами, к шинам 1 и 20 2 межпроцессорного обмена подклю" чены процессорные модули, содержащие процессор 6, блок 7 памяти, арбитр 8 доступа к шинам, устройство 9 управления прялым доступом в память; уст ройства 10 управления ввода, вывода. Процессор 6, арбитр 8 доступа к шинам, блок:7 и устройство 9 подключены к внутренней шине 11, а вторые эхо,ы-выходы блока 7 и устройства 9 3 п подключены к дополнительной шине 12. С помощью арбитра 8 доступа к шинам . ведется обмен инФормацией между уст ройствами на шинах 1, 2, 11, 12, для арбитража доступа к которым арбитр 8 связан по линиям 13, 14 запроса доступа с устройством 9 и процессором б соответственно.и .по линиям 15, 16", с устройствами 3, 4.Внутренняя шина 11 может быть сое 40 дипена (при необходимости) с локальной шиной 17, к которой присоединяют" ся третий вход"выход обмена блока 5 и устройства 10.Предлагаемая система Функционирует 45 следующим образом.При инициализации системы произво" дится загрузка операционной системы либо из устройства 10, либо из посто- янной памяти (одного из блоков,5). 50 С устройств 10 инициируется определенная задача, которая загружается в процессорные модули (ПИ). В процессе выполнения задачи имеют место обменыданными между отдельными подзадачами, 5 выполняемыми разными ПИ.Рассмотрим обмен одного НИ с блоком 7 другого ПМ. Процессор 6 или уст.ройство 9 первого ПМ обращаются по конкретному адресу в адресном пространстве системы, относящемуся к адресам второго ПМ, выдавая сигнал о зап" .росе доступа на шины 11 или 12, арбитр8 по соответствующим линиям 13, 14,Арбитр 8 первого ПИ анализирует каж"дый адрес при обменах по шинам 1, 2,11, 12. Если адрес данных находитсяза пределами внутренней шины 1 1, локальной шины 17, то арбитр 8 передастзапросы на захват шин 1 и 2 устройствами 3 и 4 по соответствующим линиям15, 16, Первое иэ освободившихся отобменов по шинам , 2 межпроцессорного обмена устройство 3 или 4 шин межпроцессорного обмена разрешает захватшины 1 или 2 межпроцессорного обменапервому ПИ. Арбитр 8 предоставляетдоступ процессору 6 или устройству 9к соответствующей шине 1 или 2 межпроцессорного обмена по шине 11 или пошине 12 и первый ПЯ на захваченной ши"не 1 или 2 организует цикл обращения,в котором на шину 1 или 2 выставляютсяадрес и данные, поступающие с процессора б или устройства 9. Этот адресанализируется арбитрами 8 всех ПИ, аПМ, которому принадлежит укаэанныйадрес, организует доступ к указанномуадресу в своем адресном пространстве(ячейки памяти 7, регистры управленияустройства 9, регистры устройства 10)по шине 11 или 12, причем если обменнаправлен к блоку 7, то доступ организуется по дополнительной шине 12, вином случае " по внутренней шине 11,приостанавливая на время одного обмена работу процессора 6. Если процессор 6 второго ПИ обращается для обмеНа к другому модулю, то производитсяаналогичная процедура захвата второйшины межпроцессорного обмена 1 или2 и обращение к памяти ПИ, в том числе и первого, не замедляя при этомработу процессоров 6 и обеспечиваятаким образом "прозрачный" канал обмена данными между двумя любыми ПМ.Аналогичным образом ведется обмен ПИс общей памятью 5, причем если блок5 общей памяти, к которому организуется обращение ПИ, подключен к локальной шине 17 данного ПМ, то обменпроизводится по локальной шине 17, аесли блок 5 подключен к локальной Шине 17 другого ПИ, то обмен организуется по шинам 1 или 2 межпроцессорного обмена, Выбор путей обмена приэтом зависит от текущего состояния1436714 Формула изобретения Составитель А. ПакРедактор Т,Зубкова Техред М.Моргентал . . Корректор М.Демчик Заказ 4327 Тираж 5 б 9 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно"полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 системы и определяется аппаратными средстваьщ, пользователь имеет дело только с физическими адресами ячеек памяти.фУстройства 3 и 4 равномерно распределяют доступ к шинам 1 и 2 между ПМ. При необходимости обмена между ПМ или. с блоками 5 большими блоками данных используются устройства 9 пря мого доступа в память, Процессор 6 задает в регистры устройства 9 начальные адреса в блоке 7 памяти другого источника (блока 7 другого ПИ или блока 5), длину блока, и дает команду начала передачи. Устройство 9 начина" ет обмен, йспользуя дополнительную ши. ну 12 для обмена с блоком 7 и процес сорную шину .11 для доступа к блоку 5 общей памяти по локальной шине 17. 20 Устройство 9 может вести обмен между любыми областями адресов памяти системы, в том числе перемещение массивов данных в блоке 7 памяти или в блоке 5 общей памяти.26 1, Многопроцессорная система обработки дацных, содержащая процессорные З 0модули и два устройства управленияшинами межпроцессорного обмена, причемпервые и вторые входы-выходы обменапроцессорных модулей соединены соот-ветственно через первую и вторую шинЫмежпроцессорного обмена с входами-выходами первого и второго устройствуправления шиками межпроцессорногообмена соответственно устройства уп"равления вводом"выводом, о т л и ч аю щ а я с я тем, что с целью расши-рения класса решаемых задач, повышения производительности и надежности,в нее введены Н блоков общей памяти(Н-число процессорных модулей), причем первый и второй входы-выходы обмена каждого блока общей памяти подКлючены к первой и второй шине межпроцессорного обмена соответственно,Н"е устройство управления вводом-выводом соединено через Н-ю локальнуюшину с третьими входами-выходами об"мена Н"го процессорного модуля и Н-гоблока общей памяти(Н=11 Н),2. Система по п.1, о т л и ч а ю -щ а я .с я тем, что процессорный модуль содержит процессор, блок памяти,арбитр доступа к шинам и устройствоуправления прямым доступом в память,.причем вход-вь:ход обмена процессорасоединен через внутреннюю шину с первыми входами-выходами обмена блокапамяти и устройства управления пря"мым доступом в память, внутренним информационным входом-вь 1 ходом арбитрадоступа к шинам и с третьим входомвыходом обмена модуля, вторые вхоцывыходы обмена блока памяти и устройства управления прямым доступом в па"мять соединены через дополнительнуюшину с дополнительным входом-выходомарбитра доступа к шинам, входы-выходызапросов доступа к шинам процессораи. устройства управления прямым досту"пом в память подключены к соответст"вующим входам"выходам арбитра доступак шинам, входы-выходы запросов доступа к первой и второй шинам межпроцессорного обмена и первый и второй информационные входы-выходы арбитрадоступа к шинам образуют первый ивторой входы-выходы обмена модуля соотьетственно.