Устройство для обмена информацией в мультипроцессорной вычислительной системе

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК 80157) детельство СССР б Р 15/1 б, 1984. тельство СССР 6 Г 15/16, 1987,9 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(21) 4473108/24-24 (22) 11.08.88 (46) 15.06.90. Бюл (72) В.А.Мельников 11.И.Кныш и 10.А.Кич (53) 681.325(088.8 (56) Авторское сви Юф 1179364, кл. ГАвторское свиде Мф 1312597, кл . О О(54) УСТРОЙСТВО ;1 ЛЯ ОБМЕНА ИНФОРМАЦИЕЙ В МУЛЬТИПРОЦЕССОРНОЙ ВЫЧИСЛИ- .ТЕЛЬНОЙ СИСТЕМЕ(57) Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных матричных, конвейерных, систолических, векторных и других процессоров, в которых в процессе обработки происходит движение данных в вычислительной среде, Цель изобретения - повышение достоверностипередаваемой транзитной информациипри одновременном сопряжении числавнешних связей устройства. Для достижения указанной цели в устройство введены блок 7 памяти сигнатур исумматор 9 по модулю два. Модификация сигнатур при передаче данныхмежду процессорными элементами сконтролем результата при получениисообщения процессором-приемником, атакже использование дисциплины передач вверх-вправо позволяет реализовать указанные преимущества.10 ил.// 1571594 Ю-ООО ОООО+О/О ООК 3+ ООО ОООО+ оо/Оо/ О+О+ооооо/О+Оо/о/ОО+ ооооо/Воо/О//=оуро/Ъ=О//ОО/ О+ооооооОО/ооо/О+ООО ооо О+С+/Оо/Оо/О+ооо оо/О+оо/о/00+ ооо оо/О+оо/о//=ооо оооз=о//Оо/ Еооо 0000+ О/О оо/О+ ооо оо/ О+О+о/оо/о(9 ооооо/О+о/оо//-оо/оо/+ооо оооЮ гСоставитель П.ПоливодаРедактор И.Сегляник Техред М,Ходанич Корректор В,Гирняк Заказ 1513 Тираж 5 б 4 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10115 71 594 10 20 25 пр ф оп Ве Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных матричных, конвейерных,систолических, векторных и другихпроцессоров, в которых в процессе .обработки происходит движение данйых в вычислительной среде, вычислительных систем с динамической архитектурой.Цель изобретения - повышение до. стоверности передаваемой транзитной информации при одновременном сокращении числа внешних связей устройства.Сущность предлагаемого изобретения состоит в следующем. Во время выполнения программы 1-Й процессорный элемент (ПЭ) вычислительнойсистемы может выдавать в один издвух каналов команду передачи управления (команду обмена). Формат данной команды представляется в виде где 1 - номер (код) ПЭ приемникаиринформации;:опК - номер (код) операции, которую должен выполнитьПЭ приемник информации;Б в ,код сигнатуры;знак конкатенации (сцепления),Каждому ПЭ, входящему в составвычислительной системы, присваивается номер (идентификатор), определяющий его местоположение в матрице ПЭ,Обмен командами передачи управленияможет производиться между ПЭ системылибо по строке ПЭ (слева направо),либо в столбце ПЭ (снизу вверх), ПЭ,расположенные в одном столбце (строке) образуют кольцевую структуру.Поэтому команда обмена с (Ч, )-гоПЭ (1,1 8 1, и) поступает либо на(Я+1,1 )-й ПЭ (движение по строкеПЭ), либо на (ц, 1 +1)-й ПЭ (движениепо столбцу ПЭ). Очевидно, при органи 50зации двойного. конвейера перемещенияинформации между ПЭ системы организан 1ция движения вертикаль-горизонтальтождественна движению "горизонтальвертикаль". Пусть движение информа 55ции в матрице ПЭ будет организованон 11при принципу .вертикаль-горизонтальПри такой дисциплине организации взаимодействия отдельных ПЭ характеридельных процессорных элементов; на фиг.8 - пример кодирования направ1594 5 157лений (1.,3)-го процессорного элемен-та; на фиг.9 - пример кодированияматрицы ПЭ однородной вычислительной системы размерности ЗхЗ и направлений передач сообщений (команд)обмена) от ПЭ (3,1) к ПЭ (1,3); нафиг.10 а - пример кода сигнатуры,хранимого в специальном блоке памяти и используемого при передаче команды обмена от ПЭ (3,1) к ПЭ (1,3);на фиг. 10 б - пример модификации кода сигнатуры при правильной (Б)и неправильной (Б) передаче командыобмена.Устройство для обмена информацией в мультипроцессорной вычислительной системе (фиг.1) содержит первый1, второй 2 и третий 3 блоки памятисообщений типа первым пришел - первым обслужен , мультиплексор 4, блокпамяти 5 константы, блок выбора направления передачи информации (БВНПИ)6, блок памяти 7 сигнатур, буферныйрегистр 8 с первым - третьим полями;8.1 - адресным полем, 8.2 - операционным полем и 8,3 - контрольным полем (полем сигнатуры), сумматор помодулю два 9, демультиплексор 10 выдачи,. демультиплексор 11 синхронизации,.распределитель 12 импульсов,счетчик 13, дешифратор 14, триггер.15 управления, коммутатор 16, блокэлементов И 17, первый элемент И 18,второй элемент И 19, третий элементИ 20, триггер 21 контроля, элементИЛИ 22,На фиг.1 обозчачены также первый -третий 23-25 входы устройства, первый -третий 26-28 информационные выходыустройства, первый 29 и второй 30управляющие выходы. Первый 1 (второй 2, третий 3) блокпамяти сообщений (фиг,2) содержит демультиплексор 31, блок регистров32.1-32.3 (где 1 - глубина очереди),группу блоков элементов й 1 И 33. 1ЗЗ.К, первый блок элементов И 34.1 -34.К, второй блок элементов И 35.135,К, блок элементов ИПИ 36.1-36.К,первый элемент И 37, второй элементИ 38, элемент НЕ 39,Блок выбора направления передачи информации 6 (фиг.З) содержит первую 40 и вторую 31 схемы сравнения, неполный дешифратор 42,. элемент И 43. Демультиплексор 10 выдачи (фиг.4)содержит первый 44 и второй 45 блокиэлементов И,Распределитель 12 импульсов (ГИ)(фиг.5) содержит генератор 46 тактовых импульсов, счетчик 47, дешифратор 48, триггер 49,Устройство для обмена информацией в мультипроцессорной вычислительной системе предназначено для ана, лиза поступающих сообщений от ПЭна принадлежность поступившего сообщения данному ПЭ, определения направления дальнейшего продвижения информации в системе процессорных элементов, хранения кодов сигнатур, их выдаче при формировании сообщения другим ПЭ системы, модификации кода20 сигнатуры при транзитной передаче команд обмена и контроля правильностипрохождения команды обмена между ПЭвычислительной системы.Назначение основных элементов уст 25 ройства состоит в следующем.Группа блоков памяти сообщений1-3 преднаЗначена для хранения команд обмена, поступивших для выдачиот собственного ПЭ и от соседних ПЭсистемы (от левого ПЭ при продвиженииинформации в строке ПЭ и от нижнегоПЭ при продвижении информации в столбце ПЭ).Блок памяти 5 константы предназначен для хранения кода адреса ПЭ,идентифицируюшего его местоположениев матрице ПЭ системы, осуществляющей обмен командами обмена,Блок памяти 5 константы можетбыть выполнен, например, в виде последовательного соединения генератора константы - фиксированного кода (тумблерного регистра и т.п.) иблока элементов И, к второму входукоторого подключен вход блока памяти,Блок выбора направления передачиинформации 6 предназначен для выбора и модификации направления выдачипоступившей информации в зависимости.от соотношения кодов ПЭ источникаприемника инФормации,Блок памяти 7 сигнатур предназначен для хранения кодов, определяющихправильное прохождение команды обме 55на в матрице ПЭ вычислительной сис темы от данного ПЭ.Буферный регистр 8 предназначендля хранения кода сообщения на время его анализа и обработки.Сумматор по модулю два 9 предназначен для модифйкации поступившегокода сигнатуры кодом адреса ПЭ ипризнаком направления дальнейшегопродвижения команды обмена,Демультиплексор 10 выдачи предназначен для коммутации команды обменана один выходов 27 или 28 устройства К аналогичным ПЭ системы.РаспреДелитель 12 импульсов предназначен для синхронизации работыустройства.Распределитель 12 импульсов формирует последовательность импульсов ь, - ,. Принцип действия распределителя 12 поясняется временнойдиаграммой на фиг6. Посредствомгенератора 46, который включаетсяединичным сигналом на входе, счетчика 47 с коэффициентом пересчета 5формируется последовательность импульсов 117и Г Триггер 49 устанавливается в единичноесостояние импульсов Ю+ и обнуля,ется задним фронтом импульсаФормируя удлиненный импульс Яз, который является стробирующим сигналомопроса блоков 5 и 7,Счетчик 13 совместно с дешифратором 14 служат для последовательногоциклического опроса блоков памятисообщений 1-3.Коммутатор 1 б предназначен длякоммутации либо начального кода сиг.натуры (при передаче команды обме 35на от данного ПЭ), либо модифици рованного кода сигнатуры (при передаче команды обмена транзитом).Первый элемент И 18, триггер 2140контроля предназначены для Формирования управляющего сигнала при ненулевом коде сигнатуры полученной припоступлении сообщения данному ПЭЭлемент И 20 и обусловленные имсвязи предназначены для формированиясигнала на обращение к блоку памяти7 сигнатур при выдаче информации отданного ПЭ,В исходном состоянии элементыпамяти устройства находятся в нуле 50вом состоянии. Обмен информацией в вычислительной системе, состоящей из однотипных ПЭ (фиг,7), осуществляется в двух направлениях. По каждому из направлений блок памяти сообщений (БПС) принимает команды обмена (Фиг.1). Третий БПС предназначен для хранения команд обмена от собственного ПЭ,Команда обмена в зависимости от источника информации поступает на один из входов 23-25 устройства. Одновременно с командой обмена на этот вход .поступает тактовый импульс.Поступившая команда обмена заносится в блок .риема сообщения (БПС), нащ имер 1 (фиг,2), Так нак блок регистров 32,1-32.К (где К - глубина очереди) находится в нулевом состоянии, то на выходах элементов И 34.1 - 34.К находятся сигналы логической единицы, Эти сигналы поступают на адресный вход демультиплексора 31 и разрешают тем самым запись поступившего сообщения в первый регистр очереди 32.1 состояние этого регистра будет отличным от нулевого и тем самым будет подготовлен для записи очередного сообщения второй регистр 32.2, При записи информации в ре.гистр 32.1 блока приема сообщения 1 на выходе эле- мента 1 Е 39 появляется сигнал логической единицы (Фиг,2)., который с выхода . БПС 1 через элемент ИЛИ 22 (Фиг.1) устанавливает триггер 15 управления в единичное состояние. Единичное состояние триггера 15 управления идентифицирует разрешение Формирования на выходах распределителя импульсов (РИ) 12 импульсов для синхронизации работы устройства.Синхронизация работы устройства происходит по импульсам, формируемым на первом - пятом выходах распределителя 12 (Фиг.5) и представляют собой пять импульсных последовательностей (Фиг.б). Такт (цикл) работы состоит из пяти Фаз. Каждая фаза работы устройства начинается тактовым импульсом соответствующей импульсной последовательности.По первому тактовому импульсу происходит обращение к соответствующему блоку памяти сообщений 1-3 путем увеличения содержимсго счетчика 13 на единицу.По второму тактовому импульсу производится запись сообщения в буферный регистр 8.По третьему тактовму импульсу происходит обращение к блокам памяти сигнатур 5 и констант 7По четвертому тактовсму импульсу производится выдача ком;.нды обменалибо к соседним ПЭ системы, либо данному ПЭ для ее дальнейшей обработки.По пятому тактовому импульсу производится сдвиг информации в блоке памяти сообщений, из которого была сосчитана информация для анализа и контроля.Далее такт (цикл) работы устрой, ства повторяется путем обращения к очередному блоку памяти сообщений 1-3.Каждому ПЭ в системе присваивается свой идентификатор - адрес, определяющий местоположение ПЭ(номер строки и номер столбца н матрице процессорных элементов системы). Передаваемая информация состоит из трех частей адресной, операционной и контрольной. Адресная часть представляет собой код адреса ПЭ, которому предназначена данная операционная часть (код операции), Кон- трольная часть слова представляет собой код (сигнатуру), однозначно определяющий путь между двумя ПЭ передатчиком и приемником информации. По мере продвижения команды обмена в матрице ПЭ происходит модификация сигнатуры, во-первых, кодом (идентификатором) транзитного ПЭ, и, во-вторых, направлением выдачи информации. При выдачеинформации от данного. ПЭ она дополняется кодом сигнатуры.Выбор направления передачи информации осуществляется следующим образом. Адресная часть поступившего сообщения сравнивается с адресом (идентификатором) данного ПЭ по номерам строки столбца и определяется одно из. трех возможных направлений передачи (два - на соседние ПЭ и третье - на обработку данному ПЭ) по следующему правилу.Пусть А и В коды адресов ПЭ источника информации по горизонтали и вертикали (строки и столбца) размещения ПЭ в системе а С и Д - коды адресов ПЭ приемника информации,Процедура выбора направления передачи информации, реализуемой блоком 6, определяется таблицей.В блоке памяти 5 (Фиг.13) записан код адреса (идентификатор) (код строки и код столбца) данного ПЭ относительно других ПЭ в однородной структуре вычислительной системы. При занесении информации командыобмена в блок памяти сообщений 1 тактовый импульс с выхода распределителя 12 (фиг,1) увеличивает содержимоесчетчика 13 на единицу. На выходедешифратора 14 инициируется единичный сигнал для опроса блокапамяти сообщений 1. Код с выходасчетчика 13, поступая на управляющий(адресный 1 вход мультиплексора 4,разрешает тем самым запись информации по второму импульсу с блока памяти 1 в буферный регистр 8,.15 Считываемая информация из блокапамяти 1 сообщений (фиг,1) состоитиз трех частей - адресной,.операционной и контрольной, которые заносятся соответственно в поля 8.1,8.2 и 8,3 буферного регистра 8.Отличие функционирования ПЭ в ре 9жиме передачи команды обмена от собственного ПЭ заключается в следующем. Команда обмена в передаваемом25 сообщении должна быть дополнена контрольной информацией (сигнатурой) взависимости от кода (номера) ПЭ приемника, информации. Все сигнатурыпрохождения команд обмена от данно 30 го 11 Э записаны в блоке памяти сигнатур 7. В поле 8.3 буферного.регистра 8 находится нулевая контрольнаяинформация,Счетчик 13 будет находиться в состоянии, определяющем обращение кблоку памяти сообщений 1, Па соответствующем выходе дешифратора 14 будет сигнал логической единицы, Этотсигнал поступает на управляющий вход40 коммутатора 1 б и разрешит прохождениечего него информации с выхода блокапамяти 7 сигнатур. Очередной импульсь, с выхода распределителя 12 поступает на управляющий вход блока памяти 7 сигнатур и производится считывание из него информации по адресу,хранимому в поле 8.1 буФерного регистра 8.Код сигнатуры с выхода блока памя 0 ти 7 через коммутатор 1 б поступаетна информационный вход демультиплексора 10. Кроме кода, сигнатуры на информационный вход демультиплексора 10поступает информация о кодах адресаПЭ приемника информации и кода операции. Сформированная команда обменавыдается на один из двух выходов 27или 28 к соседним ПЭ вычислительнойсистемы (фиг.1,7).Выбор направления передачи команды обмена от даннога ПЭ осуществля.ется блоком выбора направления передачи информации (БВ 1 ПИ) 6 (фиг.,1,3).,На основе сравнения двух кодов адресов ПЭ на схемах сравнения 40 и 41 (фиг.З) БВНПИ 6 на выходе неполного ,дешифратора 42 образуется в соответствии с таблицей формируется признак 11, если требуется передатьинформацию вверх,О, если требуется передатьинформацию вправо.С формированный признак направле,ния выдачи информации с выхода БВНПИ ,б (фиг.1) поступает на адресные (управляющие) входы демультиплексоров10 и 11. Очередной импульсс выхода распределителя 12 через демультиплексор 11 поступает на соответствующий выход для синхронизации запи, си сообщения в блок памяти сообщения , 1 (3) соседнего ПЭ. Далее ПЭ функционирует аналогично описанному.При обработке команды обмена отсоседних ПЭ, происходит обращениек соответствующему блоку памяти сообщений,2 .или 3. Через мультиплексор 4команда обмена заносится в буферныйрегистр 8, При этом в поле 8,3 находится код сигнатуры.При передаче информации транзистом код сигнатуры Б при прохождении , ПЭ будет промодифицирован, во-первых, кодом адреса идентификатором)ПЭ и, во-вторых, кодом направлениявыдачи информации. МодиФикация кодасигнатуры, поступающего с выходаполя 8.3 буферного регистра 8, происходит на блоке свертки по модулюдва 9 поступающим признаком направ,ления передачи направления у с выхода БВНПИ 6 и кодом адреса ПЗ с выхода блока памяти 5. Полученная сигнатура с выхода блока элементов суммы по модулю два 9 через коммутатор . 16 поступает для дальнейшей ее передачи совместно с адресной и операционной частями команды обмена к соседнему ПЭ, Далее устройство Функционирует аналогично описанному. По мерепродвижения команды обмена в матрице ПЭ системы к ПЗ приемнику инфор"мации будет происходить модификациясигнатуры.При совпадении кодов адресов ПЭ приемника информации с адресной ча 1 стью команды обмена на выходах ров выхода блока 6 выбора направления передачи информации (Фиг.3) поступает на управляющий вход блока элементов И 17 и разрешает тем самьм при поступлении импульса с выхода распределителя 12 прохождение операционной части (кода операции) с выхода поля 8.2 буферного регистра 8 на выход 26 для последующей записи, например в буферный запоминающий блок для дальнейшей обработки данньх ПЭ,Кроме того, управляющий сигнал с выхода блока выбора направления передачи информации 6 поступает на управляющий вход синхронизации триггера 21 поворота, На вход.я элемента И 18 с нулевых выходов поля 8.3 буферного регистра 8 поступает код сигнатуры. Отсутствие ошибки в прохождении команды обмена в матр це ПЭ системы будет при Б =- (ОО О ), в противном случае маршрут прохождения сообщения будет отличным от запланированного. При нулевой сигнатуре Б = (ОО 0) на выходе элемента И 18 будет сигнал логической единицы, идентифицирующий правильность прохождения команды обмена, а следовательно, и правильность принадлежности поступившего на обслуживание запроса. Зтт сигнал поступает на инверсный Б-вход триггера 21 контроля и не изменяет его состояния, При Б(000 ) сигнал логического нуля с выхода элемента И 18 (фиг,1). установит триггер 21 контроля в единичное состояние. На прямом выходе триггера 21 контроля будет сигнал логической единицы, поступающий на выход 30 устройства.После обслуживания поступивших на обработку в блоки памяти 1-3 сообщений (Фиг.1,2) на выходе элементов НЕ 39 будет сигнал логического нуля. Этот сигнал на выходе элемента ИЛИ 22 образует сигнал логического нуля, который поступает на инверсный вход элемента И 19 и разрешает тем самым при выдаче последней команды обмена на соседний ПЗ или данному ПЭ импульсом с выходя распреде. лителя 12 обнуление триггера 15 управления. На этом анализ и контроль,10 15 20 25 35 40 45 50 55 но" первой 40 и второй 41 схем сравнения блока 6 (фиг.3) формируютсясигналы логической единицы. На выходе элемента И 43 будет также сигналлогической единицы. Этот сигнал с1594 14 13157поступивших команд обмена завершается.Пусть имеется матрица процессорных элементов (ПЭ) системы размерно сти И = ЗхЗ(фиг.9), Пусть необходимо передать команду .обмена отПЭ с номером (3. 1) к ПЭ с номером(1.3). В этом случае из блока памяти сигнатур будет сосчитан контрольный код Б = 011001 (фиг,10 а) . Приправильном прохождении информации оставшаяся сигнатура Б = Б= 000000(фиг. 106) . Допустим, что при поступлении информации в ПЭ с номером (2,2)(фиг.9) адресная часть будет изменена (001011) - (010011). В этом случаепроизойдет изменение прохождения информации и сообщение будет переданона ПЭ с номером (2,3) вместо ПЭ сномером (1,3), Без реализации средствконтроля прохождения сообщение будет принято к исполнению и в.системе произойдет искажение обрабатываемой информации,В предлагаемом устройстве оставшаяся сигнатура Б = Б н Ф (00..О) =001001 и будет сформирован признакневерного прохождения информации. Поданному признаку возможно обрашение,например, к диагностической процедуре,5 10 15 20 25 30 35 40 45 50 55 Формула изобретения Устройство для обмена информацией в мультипроцессорной вычислительной системе, содержащее три блока памяти сообщений, мультиплексор, буферный регистр, блок памяти константы, счетчик, дешифратор, демультиплексор выдачи, блок выбора направления. передачи информации, блок элементов И, распределитель импульсов, коммутатор, демультиплексор синхронизации, триггер контроля, триггер управления, три элемента И и элемент ИЛИ, причем информационные входы первого, второго и третьего блоков памяти сообщений является первым, вторым и третьим информационными входами устройства соответственно, первые управляющие входы первого, второго и третьего блоков памяти сообщений являются первым, вторым и третьим управляющими входами устройства соответственно, вторые управляющие входы первого, второго и третьего блоков памяти сообщений соединены с первым выходом распредели- . теля импульсов, третьи управляющиевходы первого, второго и третьегоблоков памяти сообщений соединеныс первым, вторым и третьим выходамидешифратора соответственно, информационные выходы первого, второго итретьего блоков памяти сообщений соединены с первым, вторым и третьиминформационными входами мультиплексора соответственно, управляющие выходы первого, второго и третьего блоков памяти сообщений соединены с первым, вторым и третьим входами элемента ИЛИ соответственно, выход эле- .мента ИПИ соединен с входом установкиединицы триггера управления и инверсным входом первого элемента И, выходкоторого подключен к входу установки поля триггера управления, выходкоторого соединен с входом распределителя импульсов, второй выход которого соединен с управляющим входомбуферного регистра, информационныйвход которого подключен к выходумультиплексора, третий выход распределителя импульсов соединен с прямымвходом первого элемента И и информационным входом демультиплексора синхронизации, четвертый выход распределителя импульсов соединен со счетным входом счетчика,вьюод которогосоединен с управляющим входои мультиплексора и входом дешифратора,первый выход которого соединен с управляющим входом коммутатора и спервым входом второго элемента И,второй вход которого соединен с пятым выходом распределителя импульсови управляющим входом блока памятиконстанты, выход которого подключенк первому входу блока выбора направления передачи информации, первый выход которого является первым управляющим выходом устройства и соединенс первым входом блока элементов И,управляющим входом триггера контроляи первым управляющим входом демультиплексора синхронизации, второй управляющий вход которого соединен свторым выходом блока выбора направления передачи информации и управляющим входом демультиплексора выдачи, первый и второй выходы которогоявляются первым и вторым информационными выходами устройства соответственно, выход блока элементов И является третьим информационным выходомустройства, первый, второй и третийвыходы демультиплексора синхронизации(фиг.8) 15 Соотношение ко и Р и о гори- поонтали тик 000 (1) 000(1) 000(1) 000(1) 000(1) 000 (1) 001 (2) 001(2) Ц ) Д В (Р Б=0 В )1) В (О ААВверх Вверх Вверх Вверх Вверх Вверх Вправо Вправо Свой П АС А(С 25 А (С А=,С А - С В А=С 15 являются первым, вторым и третьим управляющими выходами устройства сортветственно, первый и второй инфорМационные входы демультиплексора вы. дачи соединены с первым и вторым ыходами буферного регистра соотетственно, третий информационный ход демультиплексора выдачи соедиен с выходом коммутатора, первый и торой выходы .буферного регистра оединены с вторым входом блока выбора направления передачи информаи и вторым .входом блока элементов соответственно, третий выход буернаго .регистра соединен с входами третьего элемента И, выход которого подключен к информационному входу триггера контроля, .выход которого вляется вторым управляющим выходом стройства, о т л и ч а ю щ е е с я тем, что, с целью повышения досто ерности передаваемой транзитной инФормации при одновременном сохране,нии числа внешних связей, устройство содержит блок памяти сигнатур и сумматор по модулю два, причем выход второго элемента И.соединен с управляющим входом блока памяти сигнатур, адресный вход которого соеди 71594 16нен с первым выходом буферного регистра, выход блока памяти сигнатурсоединен с первым входом коммутатора, второй вход которого соединен свыходом сумматора по модулю два,первый вход которого соединен с выходом блока памяти константы, первый выход блока выбора направления 10 "передачи информации и третий выходбуферного регистра соединены с вторым и третьим входами сумматора помодулю два соответственно.