Операционное устройство мультимикропроцессорной системы

СОЮЗ СОВЕТСКИХОВИцаюпнеюиРЕСПУБЛИК ОУ (11) ЕТ фф 1 д 1 саА ТВУ(56) 1.9 8600782. Та микропр "Энерги ГОСУДАРСТВЕННЫЙ К О ДЕЛАМ ИЗОБРЕТЕН ОПИСАНИЕ ИЗн двтоеснви свщетеп Авторское свидетельство СС кл . С 06 Г 15/32, 1979. нкелевич Р.Л. Моделирующие цессорные системы. М.,1979 (прототип).(54)(57) ОПЕРАЦИОННОЕ УСТРОЙСТВОМУЛЬТИМИКРОПРОЦЕССОРНОЙ СИСТЕМЫ,содержащее дешифратор кода микрокоманды, первый информационный входкоторого соединен с первым информационным входом устройства, а выход - с информационным входом первогрегистра, выход которого соединен суправляющими входами арифметикологического блока, первого, второго,третьего и четвертого коммутаторови блока регистров общего назначения,информационный вход которого соединен с первым информационным входомпервого коммутатора, информационнымвходом второго регистра, выходомтретьего коммутатора и являетсявыходом устройства, второй информационный вход устройства соецинен свторым информационным входом первого коммутатора и первыми информационными входами второго и четвертого коммутаторов, вторые информационные входы которых соединены соответственно с выходами второго регистра и бло" ка регистров общего назначения, выход первого коммутатора соединен с информационным входом третьего регистра, выход которого соединен. с третьим информационным входом второго коммутатора, выход которого соединен с первым информационным входом арифметико-логического блока, второй информационный вход которого соединен с выходом четвертого коммутатора и первым информационным входом третьего коммутатора, второй информационный вход которого соединен с. выходом арифметико-логического бпока, о т л и ч а ю щ е е с я тем, что, с целью повышения гибкости функционирования, оно содержит блок модифио кации, содержащий элемент ИЛИ и группу элементов И, первые входы которых соединены с выходом элемен та ИЛИ, вторые входы - с управляющим входом устройства, а выходы элементов И группы соединены с вторым информационным входом дешифратора кода микрокоманды, первый и второй входы элемента ИЛИ соединены соответственно с третьим информационным входом устройства и с признаком модификации устройства.Изобретение относится к цифровой вычислительной технике и может быть использовано при разработке и конструировании мультимикропроцессорных вычислительных систем.Известно устройство для решения дифференциальных уравнений, содержащее регистры, блок умножения и сумматор 11.Недостатком данного устройства является ограниченность функциональных возможностей.Наиболее близким по технической сущности к изобретению является микропроцессор, содержащий дешифратор кода микрокоманды, соединенный с регистром, выходы которого соединены с управляющими входами коммутаторов, блока регистров общего назначения (РОН) и арифметико-логического блока (АЛБ), выход которого соединен через коммутаторы с другими регистрами и блоком РОН, выходы которых соединены через другие коммутаторы с входами АЛБ 2. 1 О1520 Недостатком известного устройства является ограниченная гибкость Функционирования в мультимикропроцессорной системе с одним потоком команд.30 Здесь при выполнении условных переходов различным микропроцессорам требуются различные микрокоманды из общей микропрограммы, что приводит к необходимости дублирования микропрограммы для каждого микропроцессора или к необходимости специальной синхронизации вычислений, ограничивающей возможности их параллельного выполнения.Цель изобретения - повышение гиб 40 кости функционирования.Поставленная цель достигается тем, что в операционное устройство мультимикропроцессорной системы, содержащее дешифратор кода микроко 45 манды, первый информационный вход которого соединен с первым информационным входом устройства, а выход - с информационным входом первого регистра, выход которого подключен к управляющим входам арифме-тико-логического блока, первого, второго, третьего и четвертого коммутаторов и блока регистров общего назначения, информационный вход которо го соединен с первым информационным входом первого коммутатора, информационным входом второго регистра,выходом третьего коммутатора и является выходом устройства, второй информационный вход устройства соединенс вторым информационным входом первого коммутатора и первыми информационными входами второго и четвертого коммутаторов, вторые информационные входы которых соединены соответственно с выходами второго регистра и блока регистров общегоназначения, выход первого коммутатора соединен с информационным входом третьего регистра, выход которого соединен с третьим информационным входом второго коммутатора, выход которого соединен с первым инФормационным входом арифметико-логического блока, второй информационный вход которого соединен с выходом четвертого коммутатора и первыминформационным входом третьего коммутатора, второй информационныйвход которого соединен с выходомарифметико-логического блока, введенблок модификации, содержащий элемент ИЛИ и группу элементов И, первые входы которых соединены с выходом элемента ИЛИ, вторые входы -с управляющим входом устройства, авыходы элементов И группы соединеныс вторым информационным входом дешифратора кода микрокоманды, первыйи второй входы элемента ИЛИ соединены соответственно с третьим информационным входом устройства и спризнаком модификации устройства,На чертеже представлена структурная схема устройства.Устройство содержит дешифратор 1 кода микрокоманды, первый 2,второй 3, третий 4 регистры, первый 5, второй 6, третий 7, четвертый 8 коммутаторы, АЛБ 9, блок 10 РОН, бпок 11 модификации, содержащий элемент ИЛИ 12 и группу элементов И 13.Входы 14-18 являются входом признака модификации и соответственно управляющим и первым, вторым, третьим информационными входами устройства, выход 19 - выходом устройства.Дешифратор 1 кода микрокоманды предназначен для преобразования кода микрокоманды, поступающего на его входы, в совокупность управляющих сигналов, записываемых в регистр 2.Регистры 3 и 4 и блок 10 РОН служат для хранения операндов и1107128 Код микрокоманды при такте Вход 2-м 3-м 15, 16 А В 1 1 14 О О 18 О Мп Результатов операций, выполняемыхв АПБ 9.Коммутаторы 5-8 предназначены дляорганизации обмена данными в уст-.ройстве,Блок 11 модификации предназначен для модификации части кода микрокоманды, поступающей на вход 15 устройства, путем ее стробирования на элементах И 13 информацией на входе 18. При этом элемент ИЛИ 12 служит для маскирования процесса модификации, если признак модификации, поступающий на вход 14, равен "1". Вход 16 служит для подачи немодифицируемой части кода микрокоманды, вход 17 - для подачи операнда. Таблица составлена с учетом совмещения во времени приема данной микрокоманды и выполнения предыдущей микрокоманды. При этом при подаче кода микрокоманды 8,С на входы 15 и 16 на входы 15 подаются разряды кода, содержащие адрес К -го РОН,на входы 16, - остальные разряды кода. Одновременно на вход 14 поступает признак модификации, для которого в формате микрокоманды предусматривается дополнительный разряд.На первом такте работы устройства сигнал "1" с входа 14 поступает через элемент ИЛИ 12 блока 11 на группу элементов И 13, которые открываются, и в дешифратор 1 кода микрокоманды поступает код А микрокоманды, Во втором такте она выполняется, и нулевая информация на входе 17 записывается в регистр 4. Одновременно в дешифратор 1 поступает код Ь микрокоманды и дешифрируется в нем. Соответственно в третьем такте микрокоманда В выполняется и параллельный код множимого М записываУстройство работает следующимобразом.Пусть, например, выполняетсяумножение положительных чисел . Приэтом пусть А - двоичный код микрокоманды "Передать информацию с входа 17 в регистр 4", В - двоичный кодмикрокоманды Передать информациюс входа 17 в М-й РОН"; С - двоичныйкод микрокоманды "Сложить информациюв регистре 4 и в 1-м РОН и сдвинутьрезультат в регистре 4 вправо"; Мпараллельный код множимого; М --й( 1 = 1 ь) разряд множителя,считая со стороны старших разрядов.Тогда выполнение умножения обеспечивается при потактном распределенииинформации на входах устройства в соответствии со следующей таблицей. м 4-м 5-м(Н)-м ется с входа 17 в К -й РОН блока 10.35 Одновременно в дешифратор 1 поступает код В микрокоманды, модиФицированный в блоке 11 следующимобразом. Значение "О" признакамодификации на входе 14 пропускает 40 через элемент ИЛИ 12 информацию свхода 18, на котором в третьем тактесодержится "О 1. Элементы И 13 закры.ваются и взамен адреса К-го РОНв коде В на входе 15 блок 11 мо дификации передает в дешифраторФ нулевую информацию, определяющуюадрес нулевого РОН. При выполнениив четвертом такте модифицированнойтаким образом микрокоманды информа ция с входа 17 "О" запишется в нулевой РОН.Аналогично в блоке 11 происходит модификация кода С мнкрокоманды и в зависимости от значения "1"или "О" разряда множителя М. на 55 входе 17 в (+4-1)-м такте в дешифратор 1 поступает адрес к-го илинулевого РОН. Соответственно при выполнении микрокоманды в следующемЬ +3-1)-м такте сумма частичных про1107128 б ВНИИПИ Заказ 57 б 0/34 Тираж 99 ПФилиал ППП.ффПатеитф, г.Ужгород, ул.Проекти одписиое изведений, накапливаемая в регистре4, складывается с множимым из И -гоРОН блока 10 (М; = 1) или с нулемиз нулевого РОН (М; = О) и сдвигается в регистре 4 вправо на разряд.При,этом в (э+4)-м такте работыустройства в регистре 4 образуетсяискомое произведение,Реализацию предлагаемого устройства можно осуществить на основе микросхем серии К 584, К 155.Использование в устройстве блока 5 модификации повышает гибкость функционирования устройства в мульти- микропроцессорных вычислительных системах.