Ассоциативный параллельный процессор

СОЮЗ СОВЕТСНИХС 949 аСОеежииРЕСПУБЛИН 4(5 Ц С 06 Р 5/00 Ю т -ОПИСАНИЕ ИЗОБРЕТЕНИЯ ЬСТВ АВ йн,о ССС 1975.15409 979. СССР У 47 (54) 00 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) АССОЦИАТИВНЫЙ ПАРАЛЛЕЛЬНЫЙ ПРОЦЕССОР, содержащий сдвигатель, блок выходных регистров, и операционных блоков, а устройств местного управления и устройство управления, Имеющее генератор тактовых импульсов, группу селекторов, два дешифратора и первую группу элементов И, при этом первые входы и выходы селекторов группы соединены соответственно с входом кода операции процессора и входами первого дешифратора, первые входы и выходы элементов И первой группы подключены соответственно к входу кода операции процессора и входам второго дешифратора, вход генератора тактовых импульсов соединен с входом кода операции процессора, а выход этого генератора подключен к входу управления записью сдвигателя и входам пуска устройств местного управления, причем вход управления сдвигом, вход управления выдачей информации, первый, вто-. рой и третий выходы -го (1 с 3.ап) устройства местного управления соединены соответственно с ь-ым выходом готовности сдвигателя, -ым выходом ЯО 1166128 А готовности блока выходных регистров, 1.-ым входом синхронизации сдвигателя, ь.-ым входом синхронизации блока выходных регистров и управляющим . вх ом 1.-го операционного блока, информационный вход и первый информационный выход которого подключены соответственно к 1-му информационному выходу первой группы сдвигателя и -му информационному входу первой группы блока выходных регистров, выход которого соединен с информационным выходом процессора, а информационный вход и выход признака приема сдвигателя подключены соответственно к информационному входу и управляющему вьмоду процессора, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, он содержит п блоков сравнения, и блоков памяти, а устройство управления дополнительно содержит вторую и третью группы элементов И, регистр сдвига, шаеь два выходных регистра, элемент ИЛИ ю, и триггер, прямой и инверсный выходы которого соединены с входом управ а ления записью сдвигателя выход ре- Эвшей гистра сдвига подключен к первым, входам элементов И второй и третьей М группы, вторым входам селекторов группы, входом пуска устройств мест" ного управления, входу управления ,записью сдвигателя, сннхровходу триггера и синхровходам выходных регистров, информационные входы которых соединены с выходами первого дешифратора, вторые входы элементов И второй и третьей групп и информационный вход триггера подключены к входу кода операции процессора, первый, второй, третий входы и выходВыход 37 готовности блока выходных ,регистров предназначен для формирования сигнала "Занято" или "Свободно в устройство местного управления. Если хотя бы один из разрядов регистра 31 находится в единичном состоянии, то с помощью элемента ИЛИ 36 формируется сигнал "Занято", в противном случае формируется сиг" нал "Свободно".Блок 4 сравнения предназначен для предварительного сравнения старших разрядов результатов операции эквивалентности со значением, порога. Сравнение осуществляется параллельно по всем строкам операционного блока со значением порога, который принимает значение в интервале 0, 1 .Блок сравнения состоит из К однотипных ячеек, где К - число строк операционного блока, Горизонтальный выход каждой строки соединен с соответствующим входом ячейки блока сравнения через информационные вхо 25 ды 14.Каждая ячейка блока сравнения (Фиг, 6) состоит из групп элементов И 381 в 38, 39 - 39, 40, узла 41 сравнения, триггера 42, элемента ИЛИ 43. Рассмотрим работу одной ячейки так как все ячейки одинаковы и работают синхронно, Из устройства местного управления по информационным входам 46 на схему 35 41 сравнения поступает значение порога, а по первому управляющему входу 45 блока сравнения - сигнал разрешения выдачи текущего значения степени принадлежности, поступаю.40 щего через группу элементов И 38, - 38 по информационным входам 13. В результате сравнения триггер 42 устанавливается в единичное состояние, если старшие разряды текущего значения степени принадлежности больше или равны значению порога, в противном случае свое состояние триггер не изменит. 15 50Появление более чем одного значения на выходах ячеек блока сравнения алгоритмически невозможно,Второй управляющий сигнал 48, который поступает из устройства местного управления, совместно с элементом И 40 анализирует состояние триггера 42,Предположим, что триггер в единичном состоянии. Тогда сигнал с выхода элемента И 40 с помощью группы элементов И 39 - 39 1 коммутирует информацирнные выходы 44 с входами блока памяти, тем самым разрешая степени принадлежности /11 поступить в блок памяти. Кроме этого, сигнал с выхода И 40 поступает в устройство местного управления по управляющему входу 49 как сигнал сброса и приема очередного кода команды, По шине 47 из устройства местного управления поступает сигнал сброса блока сравнения.В нулевом состоянии триггера 42 коммутация входов и выходов ячейки не происходит и младшие разряды текущего значения степени принадлежности не поступают в блок памяти. Входы 13 блока сравнения связаны с горизонтальными выходными информационными шинами операционного блока.Сдвигатель 5 предназначен для преобразования входного п-разрядного информационного слова в слово разрядности операционного блока или ячеек памяти блока памяти, а также для промежуточного хранения входной информации. Разрядность входного регистра кратна разрядности одной ячейки операционного блока и блока памяти и определяется числом столбцов, входящих в операционный блок.Необходимость этого устройства диктуется тем, что количество столбцов операционного блока, используемых в работе, зависит от конкретного значения базового множества данной лингвистической переменной. Поэтому использование такого устройства позволяет загружать информацией только те столбцы операционного блока, которые необходимы для работы, что повышает быстродействие, а также для согласования работы источника информации с процессором.Сдвигатель 5 (фиг, 7) состоит из входного информационного регистра 50 образованного из регистров, разрядность которых равна разрядности ячеек однородной структуры, группы элементов И 51 - 51 П, 52 - 52,541- 54 п, 55 - 55 п и 59 п, элемента И 60, сдвигового регистра 56, используемого для Формирования управляющих сигналов, необходимых для работы этого устройства,элементов ИЛИ 61 и 62, триггера 57,дешифратора 58 с памятью, состоящегоиз регистра и дешюфратора, которыйнеобходим для хранения и дешифрации кода длины используемого слова.Кроме этих элементов, в составустройства входят следующие шины:9 - входные информационные шины,х-ые и д+1-ые выходные информационные 1 О, шины первой группы 12 и 64, соединенные с операционными блоками,-ые и д+1-ые выходные информационные шины второй группы 63 и 65, соединенные с блоками памяти; 66 -15выходная шина сигнала управлениясдвигом в устройство местного управления; 67 - шина сигнала выдачиочередной "порции" входной информации на регистр 50; 68 - входы управления коммутации сдвигателя (с помощью этих шин осуществляется выборка конкретного операционного блокаили блока памяти), 69 - вход управления записью сдвигателя (по этому 25сигналу осуществляется запись кодауправления на регистр дешифратора 58,70 - первые управляющие входы сдвигателя (по этим входам поступаеткод длины выходного слова); 71 в вход 30синхронизации сдвигателя, 72 - входуправляющего сигнала из местныхустройств управления, разрешающийвыдачу входной информации; 73 - вторые управляющие входы сдвигателя,по которым осуществляется выборкаконкретных операционного блока иблока памяти.Для других операционных блоков.и блоков памяти выдача текущей 40информации осуществляется аналогично. Добавляются группы элементов Ианалогично группам элементов И 521-.2 яф 53 - 53, 54- 54 я и 551- 55 я.Устройство работает следующимобразом.Из устройства 8 .управления на,дешифратор 58 по входам 70 поступает код длины слова, используемогов данной операции. Сигналы, которые упоступают по входам 68 и 73, осуществляют выбор из нескольких операционных блоков и блоков памятиодного операционного блока и блокапамяти. При выполнении этих дейст- .увий используются элементы И 59- 59 пи 51- 51, которые подготавливают к работе соответствующие группы элементов И 52 - 52, 53 - 53, 54- 54, и 55 - 55. Выходы 12 группы элементов И 52 . - 52 соединены с инФормационными входами первого операционного блока, выходы 63 группы элементов И 53 - 53 соединены с информационными входами первого блока памяти, соответственно выходы 64 и 65 группы элементов И 541- 54 и 55- 55 п соединены с информациойными входами вторых операционного блокаи блока памяти соответственно.По входу.69 управления записью сдвигателя поступает сигнал запи- . си из устройства управления в регистр дешифратара 58.Дешифратор кода длины слова формирует единичный сигнал, который поступает, в соответствующий разряд регистра 56. Начиная с этого разряда сдвигающий регистр 56 Формирует последовательно сигналы п-разрядной параллельной записи на входной регистр 50, где и"- разряднсть одной ячейки операционного блока. Входная текущая информация поступает по входам 9. По управляющему выходу процессора 67 сигнал поступает к источнику входной информации для считывания последующей "порции" входной информации.Сигнал с последнего такта регист. ра 56 совместно с сигналом с выхода дешифрат ра 58 через группу элементов И 59 - 59 и переводит схему в режим ожидания, одновременно посылая сигнал о готовности но шине 66 уп" равления сдвигом в устройство местного управления, устанавливает триг. гер 57 в единичное состояние. По сигналу разрешения выдачи, который поступает по входу 72, осуществляет выдачу информационного слова, устанавливает триггер 57 в нулевое состояние, которое с помощью элемента И 60 позволяет Формировать очередное информационное слово для записи в операционный блок или в блок памяти, Этот цикл продолжается до получения сигнала сброса, который поступает из устройства.управления, или до изменения кода команды в устройстве управления, По входу 71 из устройства управления поступают сигналы синхронизации.Устройство 6 местного управления предназначено для формирования необходимых управляющих сигналов дляфункционирования операционногоблока, блока сравнения, блока ламяти и блока выходных регистров,Необходимая информация для функционирования устройстваместного управления поступает из устройства управления.Местные устройства управленияв процессе функционирования формируют необходимые управляющие сигналы и реализуют следующие основные микропрограммы:1. Формирование адресов строкоперационных блоков для записизначения эталонных ситуаций.2. Параллельная запись значениятекущих ситуаций во все строкиоперационного блока.3. Формирование необходимыхуправляющих сигналов для записизначения базовых команд в блок памяти.4. Установление значения порога вблоках сравнения,5. Формирование управляющих сигналов для операционного блока, необходимых для параллельного сравнения значения степени принадлежностипо столбцам,6, Вьдача кода логической операции в операционный блок.Основные микропрограммы в устройстве местного управления, реализо-.ваны по принципу управляющего авто"мата с жесткой логикой.На фиг. 8 показаны основные блоки, входящие в состав устройстваместного управления, с соответствующими связями между блоками и соответствующими внешними связями, Блок74 синхронизации предназначендля формирования основных управляющих сигналов в блок 75 регистровойпамяти и блок 76 селекторов.В дальнейшем при описании работыустройства местного управлениясовокупность блоков 74 - 76 (фиг.9 -11) рассматривается как одно устройство.Устройство местного управления(фиг. 8 - 11) содержит блок синхронизации, состоящий из группы эле -ментов И 811 - 81 87 - 87 д и 90190 п, элементов И 94, 97 и 86, элементов ИЛИ 79, 80, 82, 85, 89, 92,93 и 96, триггеров 78, 841, 84 г,845,844,элементов И-ИЛИ 95,элемента ИЛИ-И88, группы элементов ИЛИ 83- 83,5 1 О 15 20 25 30 35 40 45 50 55 элемента задержки 91, регистра 77;блок регистровой памяти, состоящий из регистра 121, счетчиков 113и 114, дешифраторов 117 и 119, группы элементов И 115- 115 116116 1184- 118 120 - 120 блокселекторов, состоящий из группыэлементов ИЛИ 1261- 12611, 1344 в 134 яи 1351- 135, элементов задержки127 - 127, группы элементов И123 128 йф 1291 129 п1301 130 ф1314 - 131 ф 132- 132 и, 1331- 133 ци 136, - 136,Устройство местного управленияимеет следующие входные и выходные шины: 71 - вход синхронизации;66 - вход управления сдвигом, т.е,сигнал готовности из сдвигателя;49 - вход управления сравнениемиз блока сравнения; 99 - вход пуска устройства, 98 " первые управляю"щие входы, по которым поступаеткод выполняемой операции; 37вход управления выдачей инФормацией,72 - выходной управляющий сигнал всдвигатель о выдаче текущей информации; 34 - выходной сигнал синхронизации блока выходных регистров,45 - первый управляющий сигнал вблок сравнения, разрешающий начало,сравнения, 102 - первый управляющий вход блока памяти, по которомупоступает сигнал "Запись" в блокпамяти, 122 - вторые управляющиевходы устройства, по которым в устройство поступает управляющая информация из устройства управления;15 и 16 - выходы устройства, по которым поступает управляющая информация в операционный блок; 123 -управляющие входы блока памяти,по которым поступает адрес ячейкипамяти; 46 - информационные выходыустройства, по;которым в блоксравнения поступает значение порога, 100 - выход устройства, покоторому в устройство управленияпоступает сигнал о завершении действия, 101 - выход синхронизациидля операционного блока; 48 - управляющий выход устройства, по которым осуществляется опрос ячеекблока сравнения, 47 - сигнал сбросадля блока сравнения.Рассмотрим последовательную по- .тактную раббту устройства местногоуправления прн реализации основныхмикропрограмм.ЗО После записи соответствующих ко- . дов на счетчики 113 и 114 схема устройства входит в режим ожидания до-тех пор, пока сдвнгатель не . 45 подготовит информационное слово необходимой разрядности. Для этого очередной сигнал с выхода сдвигающего регистра 77 и сигнал иэ. устройства управления, который 50 поступает по одному из входов 98 через соответствующие элементы И 81 и ИЛИ 83, устанавливают триггер 84 в единичное состояние. Пос- . ледний снимает сигнал разрешения . с одного из входов элементов И 90 и тем самым прекращает поступление сигналов синхронизации на регистр 77,Микропрограмма формирования адре. сов строк операционного блока, для записи значения эталонных ситуаций.1. Из устройства управления по первым управляющим входам 98 ногту пает в устройство код выполняемой операции, а по входу пуска 99 " сигнал для запуска сдвигового регистра 77.2, Запись на соответствующие раз;:ряды входного регистра 121 кода . начального адреса, кода количества записываемых строк и кода операции в операционном блоке, т,е. "запись ;эталона". Необходимая управляющая .информация для записи на регистр 121 поступает из устройства управления по вторым управляющим входам 122, а необходимые сигналы записи формирует сдвиговцй регистр 77. 203, Иередача кода начального адреса строки на счетчик 113 и кода количества записываемых строк на счетчик 114. Счетчик 113 нреднаэ" начен для формирования последующих адресов строк операционного блока и работает как накапливающий счетчик. Счетчик 114 предназначен для подсчета количества выбранных строк для записи и работает как вычитающий счетчик. Запись соответствующих кодов на счетчики 11.3 и 114 осуществляется с помощью сигналов сформированных на соответствую)щих выходах элементов И 81 - 81, сов-З 5 местно с элементами ИЛИ 83- 83. Сигналы на соответствующие входы элементов И 81-. 81 поступают из устройства управления и с выходов сдвигового регистра 77. 40 В режиме ожидания устройство находится до поступления сигнала готовности из входного устройства. По мере поступления сигнала "Готово" из сдвигателя устройство местного управления формирует сигнал раз-, решения выдачи кода операции в операционный блок (запись), разрешает выдачу. информационного слова иэ сдвигателя и осуществляет выбор необходимой строки. Сигнал Готово" поступает по входу 66 управления сдвигом из сдвигателя на установочный вход триггера 78. Сигнал с выхода триггера 78 подготавливает к работе группу элементов И 87 - 87, ,на, вторые входы которых поступают сигналы с соответствующих выходов элементов И 811 в 81 д. Сигнал с выхода одного из элементов группы И 871 " 87 разрешает выбор необходимой стро - ки операционного блока. Код строки через группу элементов И 118- 118 я иэ счетчика 113 поступает на дешифратор 119. Возбужденный выход дешифратора 119 по управляющим шинам операционного блока 16 осуществляет выбор необходимой строки. Одновременно выходной сигнал с возбужденного выхода элемента И 83 -83 у через элементы ИЛИ 93 и 92 по первому выходу 72 устройства поступает в сдвигатель в качестве сигнала раэ" решения выдачи информационного слова.Выдача кода операции в операционный блок осуществляется с помощью групп элементов И 128- 128, 13 11 - 131 п и 136- 136. Код операции пос. тупает с соответствующих разрядов входного регистра 121 по управляющим входам 15 операционного блока. После выполнения этих действий сигнал с выхода элемента задержки 91 осуществляет сброс триггеров 84 и 78 и запись единицы в соответствующий разряд регистра 77 и разрешает поступление сигналов синхронизации на регистр 77. Сигнал с выхода регистра 77 увеличивает содержимое счетчика 113 на единицу, содержимое счетчика 114 через элемент ИЛИ 96 уменьшает на единицу. После этого устройство входит в режим ожидания.По мере поступления сигнала готовности из сдвигателя цикл повторяется, Этот цикл продолжается дотех пор, пока содержимое счетчика 114 не станет равным нулю. После обнуления счетчика Формируется сиг нал в устройство управления о приеме очередного. кода команды и осуществля ется обнуление всех элементов памяти, входящих Ъ устройство местного уп вления. Сигнал в устройство управления формируется следующим образом. Если содержимое счетчика 114 станет равным нулю, то на инверсном выходе элемента ИЛИ 80 появляется сигнал, который через элемент ИЛИ 82 формирует сигнал сброса, а через элемент ИЛИ 85 поступает на элемент И 97. На другой вход этого элемента поступает сигнал с блока выходных регистров по входу управления выдачей информации. Зтот сигнал является сигналом контроля состояния блока выходных регистров. Если блок выходных регистров свободен, то сигнал с четвертого выхода 100 устройства поступает в устройствоуправления как сигнал разрешения приема очередного кода команды. При выполнении этой микропрограммы код "Запись" воспринимает только та строка операционного блока, которая возбуждена выходом дешифратора 119, хотя30 код параллельно поступает во все строки. Возбужденными могут быть от одной до всех строк одновременно в зависимости от программы.35Рассмотрим микропрограмму записи текущего значения лингвистической переменной параллельно во все строки операционного блока.1. Прием. сигнала выполняемой 40 операции на одни из входов соответствующих элементов И группы 81 - 81 п по управляющим входам 98 и запись значения единицы в первый разряд регист. ра 77, которое поступает по входу 45 пуска устройства.2. Запись кода выполняемой операции в операционный блок и кода количества загружаемых информационных слов в операционный блок на сост ветствующие разряды входного регистра 121, Код количества загружаемых операндов в операционный блок в данной операции равен единице, Запись осуществляется с помощью управляю щего сигнала, который Формируется регистром 77. Соответствующие коды из устройства управления;по управляющим входам 122 поступают на инФормационные входы регистра 121.3. Передача кода количествазагружаемых операндов в операционный блок на счетчик 144 и установка триггера 84 в единичное состояние. Сигнал записи на счетчик 114 и сигнал установки триггера 84 форми руют соответствующие элементы И груп пы 81 - 81 п совместно с элементами ИЛИ 831- 83, После выполнения этих действий устройство переходит в режим ожидания до тех пор, пока сдвигатель не сформирует информационное слово необходимой разрядности (текущее значение лингвистической переменной).4. По сигналу готовности из сдви-. гателя устройство местного управления Формирует сигнал разрешения вы дачи информационного слова в сдвигатель и осуществляет выдачу. кода записи текущего значения в операционный блок, Сигнал готовности из сдвигателя, который поступает по входу управления сдвигом 66, уста- навливает триггер 78 в единичное состояние,Сигнал разрешения выдачи информационного слова, который Формируется с помощьюэлементов И 81-81 и871 в 87, ИЛИ 92 и 93, по управляющему входу сдвигателя 72 поступаетв сдвигатель, одновременно разрешая выдачу кода операции с входного регистра 121 через соответствующие группы элементов И 128- 128,131, - 131 и 136 - 136, блока 76селекторов, причем эти группыэлементов И охватывают первыеи последние столбцы операционногоблока. Для промежуточных столбцовможно расширить аналогично, Одновре.менно сигнал разрешения выдачичерез элементы задержки 91 и ИЛИ 96уменьшает содержимое счетчика 114на единицу,5, В конце предыдущего тактапосле обнуления счетчика 114 элементы ИЛИ 80 и 82 Формируют сигналсброса для устройства местногоуправления, а также совместно с элементом ИЛИ 85 по четвертому выходу100 этот же сигнал поступает вустройство управления как сигналприема очередного кода команды.Зтот же сигнал также поступаетв другие устройства как сигналсброса,Микропрограмма загрузки блокапамяти значением базовых команд.1. Прием сигнала выполняемой 5операции по управляющим входам98 на один из входов соответствующихэлементов И группы 81 - 81 и запуск сдвигающего регистра 77 по сигналу из устройства управления.2. Запись на .соответствующие раз- .ряды входного регистра 121 коданачального адреса ячеек памяти и ко"да количества последовательно загружаемьк ячеек памяти (число операндов) 153. Передача кода начального адреса на счетчик 113 и кода количест,ва записываемых операндов на счетчик: 114,Эзи действия выполняются аналогично микропрограмме последовательнойзагрузки строк операционного блока.4. На очередном такте регистра77 устройство входит в режиможидания для подготовки входногослова. По сигналу готовности изсдвигателя устройство осуществляетвыдачу в блок памяти БЛ) следующейинформации: сигнала записи в БП,адреса ячейки записи и информационкого слова из сдвигателя, По мереиостукления сигнала готовности изсдвкгателя устройство местного управления формирует для сдвигателя сигнал 72.разрешения выдачи. По этому З 5сигналу сдвигатель пересылает информационное слово в блок памяти. Сигнал формируется аналогично сигналупри последовательной загрузке строкоперационного блока, Выдача адреса 40, ячеек блока памяти осуществляется сосчетчика 113 с помощью групп элементов И 116 - 116по управляющим вхо"дам 123 блока памяти. Сигнал записив блок памяти поступает по первым 45управляющим входам 102.5. После завершения действия предыдущего такта осуществляется увеличение содержимого счетчика 113 наединицу, а содержимое счетчика 114 50уменьшается на единицу, работа сдвигающего регистра 77 прекращается,триггер 78 обнуляется, и устройствовходит в режим ожидания с новымадресом блока памяти. 55По сигналу готовности иэ сдвигателя повторяются действия и. 4. Этотцикл продолжается до обнуления счетчика 114. После обнуления этого счетчика формируются сигналы сброса и готовности в.устройство управления для приема очередного кода команды аналогично, как и для предыдущих/микропрограмм.Микропрограмма установки значения порога в блоке сравнения.1. Выполняется аналогично первым шагом предыдущих микропрограмм.2. Запись значения порога на соответствующие разряды входного регистра 121. Запись осуществляется по сигналу, сформированному в регист-. ре 77.3. Сигнал с второго такта сдвигающего регистра 77 совместно с входным сигналом кода выполняемой операции через соответствующке элементы И группы 81- 81 п формирует сигнал записи значения порога с регистра 12 на счетчик 114. На этом же такте осуществляется выдача значения порога в блок сравнения и сигнала разрешения выдачи значения степени эквивалентности 1 Щ) из операционного блока. Значение порога поступает в блок сравнения по информационным выходам 46 устройства местного управления через группу элементов И 120- 120 п Сигнал разрешения выдачи значения Иь в блок сравнения поступает по первому управляющему входу 45 блока сравнения. В формировании этого сигнала участвуют элементы И 811 - 81 п н ИЛИ 89. На следующем такте регистра 77 осуществляется опрос ячеек блока сравнения. Сигнал опроса поступает по второму управляющему входу 48 блока сравнения на все ячейки блока параллельно. В процессе формирования сигнала опроса участвуют следующие элементы: группа И 81 - 81, счетчик 114, ИЛИ 80, И 86. Лосле выполнения этих действий устройство входит в режим ожидания в пределах этого такта, пока не поступит сигнал сравнения с одной из ячеек блока сравнения. Этот сигнал, который поступает на вход 49 управления сравнением устрой - ства местного управления, подготавливает устройство местного управления для анализа состояния блока выходных регистров. При этом если блок выходных регистров свободен, то по входу синхронизации блока27 Микропрограмма выбора минималь ного значения степени принадлежности параллельно по всем строкам,1. Выполняется аналогично пре дыдущим микропрограммам.2, Запись на соответствующие разряды входного регистра 12 коданачального столбца операционного блока и кодов операции в блоке "Запись", 55 "Считывание" и "Конъюнкция", Сигнал записи формирует сдвиговый регистр 77, а коды поступают по вторым уп 11661 поступает сигнал записи, осуществляет сброс всех элементов памяти и формирует сигнал в устройство управления о приеме очередного кода команды; если блок выходных регистров занят, то работа устройства прекращается и входит в режим ожидания до освобождения блока выходных регистров.Эти действия выполняются аналогично предыдущим микропрограммам, В случае отсутствия такого сигнала на очередном такте регистра 77 триггер 84 устанавливается в едийич. ное состояние и тем самым разрешает поступление сигналов синхронизации на счетчик 114,которое осуществляется с помощью элементов И 90, ИЛИ 96. В результате на каждом такте содержимое счетчика 114 уменьшается на единицу и соответствующий, код со счетчика 114 поступает в блок сравнения. Параллельно с кодом со счетчика 114 в блок сравнения поступает сигнал разрешения выдачи пр 11 Зтот цикл продолжается до появления сигнала на выходе элемента ИЛИ 79 или до обнуления счетчика 114, Входы элементов ИЛИ 79 соединены с выходами блока сравнения. После завер ,щения микропрограммы Формируется сиг нал в устройство управления о приеме очередного кода команды и сигнала сброса, как и в предыдущих микропрограммах, Появление более чем 35 одного значения на выходах блока сравнения алгоритмически невозможно. Если появится такая ситуация, то это означает, что операционный блок некорректно загружен значениями 40 эталонных ситуаций, т.е. ошибка в исходных данных, а также неисправны операционный блок, устройство местного управления или блок сравнения, 45 2828равляющим входам устройства местного управления из устройства управления.3. Запись кода начального столбца на счетчик 114. Запись осуществляется аналогично, как в предыдущих микропрограммах.4. На этом такте осуществляется дешифрация кода столбца и выдача соответствующих кодов в операционный блок. В реализации этих дейст" вий участвуют; триггер 84, который устанавливается в единичное состояние сигналом, сформированным элементами И 811 в 81, 115 - 115.дешифратор 117; элементы блока селекторов 1271 127 И 128 - 128, 129 - 129 130 130 иф 13 1 131 132 132 ф 133 133 п 1361 136 ф ИЛИ 1341 134 135-. 135 д. Причем выходы элементов И 136 - 136 соединены с входами последнего столбца, выходы ИЛИ 1351 в 135 п соединены с входами второго столбца, а выходы ИЛИ 1341 в 134 я - с входами первого столбца. Сигнал с единичного выхода триггера 84 разрешает поступление кода номера столбца на дешифратор 117.Последний дешифрирует первоначальный код и осуществляет коммутацию элементов И 128 - 128, 129 - 129и 1301, - 130 так, чтобы обеспечить считывание с Е столбца, далее запись в 1-1 столбец операционного блока и выполнение на этом столбце операции конъюнкции.В таблице показан порядок коммутации столбцов операционного блока. По горизонтали з таблице показаны столбцы так, как они расположены в операционном блоке, По вертикали показаны сигналы синхронизации, которые поступают на счетчик 114 для последующего формирования адресов столбцов. На первом сигнале тактовой частоты осуществляется считывание значений Я с Е-го столбца и запись этих значений в Естолбец. После записи через время 1 которое определяется элементами задержки 127 - 127, осуществляется выдача кода операции конъюнкции, Эти действия укладываются во времени в один период синхронизации.Сигналы с выходов дешиФратора117 через группу элементов ИЛИ 126-126 и задержки 1271 - 127 осуществляют необходимые коммутации. Этотцикл продолжается до обнуления счет чика 114. После обнуления счетчика114 Формируется сигнал приема очередного кода команды в устройство управления.В данном примере реализацииустройства местного управлениярассмотрен последовательный принципсравнеиия содержимого столбцов. Возможно реализовать и другой вариант- параллельный. В этом случае Функцио.нальная схема устройства местногоуправления будет сложнее почти в2 раза, но при этом увеличитсябыстродействие примерно в 5-6 раз.При реализации этогоспособа на ,первом такте осуществляется попар 1 ное параллельное сравнение содержи,мого столбцов, а на втором такте - передача с одних столбцов на другие, Например, на первом такте сравнивается содержимое столбцов К с К;Е"2 с К-З, Кс Еи т.д., ана втором такте передается содержимое Ыстолбца на Е-З,Кстолбцаа опер 121е" нал6 Микропрограмма выдачи кодрации в операционный блок. З 0 1. Действия, выполняемые на этомтакте, аналогичны действиям первыхтактов предыдущих микропрограмм.2. Запись на входной регисткода выплняемой операции в оп 5 рационном блоке.3. Выдача кода операции в операционный блок и разрешение поступления сигналов синхронизации.в блокПри выполнении этих действий 40 сигнал с соответствующего элементаИ группы 811- 81 п устанавливаеттриггер 84 в единичное состояние.Выходной сигнал триггера 84 с по-мощью элемента 95 по входам 101 45 разрешает поступление сигналовсинхронизации в операционный блок.(Входы 101 входят в состав управляющих входов 16 операционногоблока). Одновременно вьссодной сиг 50 триггера 84 через элементы ИЛИ 12126 п поступает на входы элементовИ 128 - 128 п, 1311 -131, и 1361136 разрешая выдачу кода выполняемой операции с регистра 121 5 в операционный блок.На определенном такте регистра(в зависимости от выполняемой операции), т.е. при совпадении соот 3111661283240 ветствующих сигналов на определенййх входах элементов И 811 в 81,осуществляется обнуление триггера84 что означает завершение операции в операционном блоке. 5После обнуления триггера 84 Формируется сигнал в устройство управления о завершении операции в операционном блоке.При выполнении операции инверсии,10конъюнкции, импликации, ассоциативного .поиска выходы элементов И 8181 и объединяются элементом 88 иэлемент И 94 формирует сигнал записи 34 в блок выходных регистров.Блок 7 памяти предназначен длязаписи, хранения и считывания значения базовых команд (коды управляющих воздействий на объекТы), а такжедля параллельного сравнения младшихразрядов степени принадлежности д,"с эталонными значениями,БП состоит из столбцов схемы137 сравнения по числу строк операционного блока, состоящих из ячеек138 сравнения и накопителя 139 БП.со схемой управления.Рассмотрим работу столбца 137равнения и ячейки 138. Количествочеек 138 сравнения, объединенныхстолбец, определяется в зависимоси от дискретности разбиения значения. Каждый столбец 137 состоит изинформационных входов 44, которыеподключены к одним входам элементов 35140 сравнения, входящих во все ячейки 138, Другие входы элементов 140сравнения соединены с выходами своихрегистров 141. Информация в регистры записана в процессе изготовленияи больше не меняется. Элемент сравнения представляет собой комбинационные схемы сравнения, предназначенныедля сравнения на равенство двухположительных двоичных чисел. Выходы 45142 признака "равно" элементов гравкения соединены с накопителем БП.и являются шинами выборки конкретного значения базовой команды, Сигналсчитывания в блок 137 формируется с помо 50щью элемента ИЛИ 143 ипоступает в блокпо входу 144 считывания.Накопитель БП со схемой управления состоит из следующих элементов(Фиг. 14): регистра 145 адреса, дешифратора 146 адреса, элементов ИЛИ1471- 147. и 150, И и И-НЕ 148,.148 п и 148",; 148", регистров памяти ячеек памяти накопителя) 1491 -149. Кроме того, устройство содержит входы 123 кода адреса,соединенные с пятым выходом местного устройства управления, входы142 выборки ячеек памяти, вход 102записи, соединенный с пятым выходомустройства местного управления, выходы 35 выдачи содержимого блока памяти, соединенные с информационнымив:;одами блока выходных регистров,другие информационные входы 63,соединенные с выходами сдвигателя,:управляющий вход 144, по которомупоступает сигнал считывания из столбцов сравнения. В качестве ячеек памяти используются трехстабильныерегистры типа К 589 ИР 12. Использование этих регистров при ограниченном объеме памяти упрощает структуру и организацию памяти. При необходимости увеличения разрядностиячеек памяти регистра ее можно наращивать как по разрядности, так и поколичеству ячеек памяти,Накопитель со схемой управления,работает в следующих режимах: запись значения базовых команд в ячейки памяти с внешних устройств исчитывание по сигналам из схемысравнения значения базовых команд.При записи значения базовых команд из местных устройств управления по пятым выходам 123 поступает код адреса записи, Регистр 145запоминает код адреса, а дешиФратор146 дешифрирует, Сигнал с выходадешифратора совместно с сигналом11 11Запись из устройства местногоуправления, возбуждает соответствующий выход одного из элементов И148 - 148 который возбу;сдает входразрешения записи одной из ячеекпамяти, Входная информация, необходимая для записи, т,е. значениебазовых команд, поступает иэ сдвигателя по входным информационнымшинам 63 во все ячейки памяти нараллельноРежим считывания. В этом режимеосуществляется считывание значениябазовых команд из блока памяти. Формирование сигнала считывания и выборконкретной ячейки БП осуществляется по сигналам которые поступаютиз ячеек блока сравнения., В этомрежиме устройство работает следуюшим образом. По одному из входовт код, указывающий 50 2-я зона - код 1-я зона содержина формат командьпорядкового номер а используемых операционного блока и блока памяти; указывающий на р зуемого информац зона - код выпол зона - код призн лока с авнени-я зона - код,зрядность испольонного слова; 455 яемои операции;ка операционного 142 поступает сигнал с возбужденного выхода ячейки 138 столбца 137. Сигнал с возбужденного входа 142 через соответствующий элемент ИЛИ группы1471 - 147 возбуждает один из5 входов соответствующего элемента9 ИИ-НЕ группы 148 - 148 . Тем самым осуществляется выбор ячейки памяти. Сигнал считывания поступает по одному иэ выходов 144 столбцов срав нения и элемента ИЛИ 150, который возбуждает вторые входы всех элемент йтов И-НЕ 148 - 148 . Тот элемент.иИ-.НЕ группы 1481- 148 в, у которого возбуждены оба входа, переводит соот ветствующую ему ячейку памяти в рабочее состояние, Ячейка памяти .в ра. бочем состоянии осуществляет выдачу на информационные выходы 35 блока памяти содержимого ячейки. 20Однако одновременное возбуждение двух и более выходов 142 не допускается, Реализация считывания по.принципу равенства какому-то заранее заданному значению позволяет получить преимущества АПП не только при выполнении операций в операционном блоке, но и при обращении .к накопителю блока памяти, повысить быстродействие БР при одновременном упрощении блока памяти.Устройство управления предназначено для группового управления не- . сколькими операционными блоками и обеспечивает прием входной управляющей информации с различных устройств ввода, дешифрирует и распределяет эту входную управляющую информацию между сдвигателем и устройством местного управления. Кроме этого, 40 устройство управления согласует работу во времени всех остальных блоков и устройств процессора.Управляющая информация, которая тоступает в устройство управления с блока ввода, имеет Формат, состоя. ,щий из 7 зон: блока или блока памяти, 6-я эонакод количества последовательно загружаемых операндов в операционныйблок или в блок памяти; 7-я зонакод логической операции, выполняемой в операционном блоке,В зависимости от конкретной реализации системы команд некоторые зоныуправляющего слова могут отсутствовать или нести другую информацию,Устройство управления (Фиг. 15)содержит: сдвиговый регистр 151, дешифраторы 153 и 160, выходйые регистры 154 и 55, триггер 158, группыэлементов И 156 -156 д, 15 в . 1570 и161 - 161 ИЛИ 159, генератор 15синхроимпульсов, группу селекторов152, - 152, вход 11 кода операциипроцессора, выход 68 сигналов выборки операционного блока или блока памяти, выходной сигнал 69 записи управляющей информации в сдвигатель,выходы 70 сигналов кодов длины информационных слов, выходы 71 синхронизации, выходные сигналы 73 выборки операционного блока и блокапамяти, выходы 98 для передачи кодакоманды в устройство местного управления, выход 99 сигналов запуска уст -ройства местного управления, входные сигналы 100 о завершении выполнения операции в устройстве местного управления, выходы 122 сигналов кодов операций.Рассмотрим работу устройства управления в основных режимах обработ. ки входной управляющей информации.Перед началом работы с пульта управления осуществляется сброс процессора, Цепи сброса на Функц.ональ ных схемах не показаны, как принято для регулярных цепей. После сброса осуществляется запуск процес.- сора, для чего по сигналу с пульта управления осуществляется запуск генератора 150 синхронизации и через группу элементов И 16 1 - 16 1 разИрешает поступление на дешифратор 160 первой зоны кода команды. Дешифратор 160 дешифрирует первую зону кода командыи осуществляет запись единицы в соответствующий разряд регистра 151. В зависимости от разря да, куда записана единица, осуществляется считывание необходимого количества зон кода команды, входящих в данную команду. На своем первом такте регистр 151 Формирует сигэлемента ИЛИ соединены соответственно с входом кода операции процессора, выходом регистра сдвига, четвертыми выходами устройств местного управления и вторыми входами элементов И первой группы, синхровход и информационные входы регистра сдвига подключены соответственно к выходу генератора тактовых импульсов и. выходам второго дешифратора, выходы элементов И второй группы и первоговыходного регистра соединены с вхо, дом управления, записью сдвигателя, а выходы элементов .И третьей группы и второго выходного регистра подключены к входам пуска устройств местного управления, при этом управляющий вход, первый и второй информационные входы и выход каждого 1-го блока памяти соединены соответственно с пятым выходом -го устройства местного управления, х-ым ин . формационным выходом второй группы сдвигателя, выходом 1-го блока сравнения и х-ым информационным входом второй группы блока выходных регистров, а второй информационный вход, управляющий вход и выход результата каждого х-го блока сравнения подключены соответственно к второму информационному выходу 1-го операционного блока, входу управления сравнением и шестому выходу -го устройства местного управления, причем устройство местного управления содержит два регистра, пять триггеров, десять элементов ИЛИ, два элемента И, элемент задержки, элемент И-ИЛИ, семь групп элементов И, группу элементов ИЛИ, два счетчика, два дешифратора и блокселекторов, выход которого соединенс третьим выходом устройства, приэтом синхровход, информационныйвход, счетный вход и выход первого регистра подключены соответственно к выходу элемента И-ИЛИ, выходуэлемента задержки, входу пуска устройства и первым входам элементовИ первой группы, вторые входы которых соединены с входом пуска устройства, установочный вход, входсброса и выход первого триггера подключены соответственно к входу управления сдвигом устройства, выходу элемента задержки и первымвходам элементов И второй группы, вторые входы которых соединены с выходами элементов И первой группы,входы элементов ИЛИ группы подключены к выходам элементов И первой груп -пы, а выходы первого и второго элементов ИЛИ группы соединены со счетными входами соответственно второгои первого счетчиков, входы первогои второго элементов ИЛИ подключенысоответственно к входу управлениясравнением устройства и выходу второго счетчика, первый, второй, третийвходы и выход третьего элемента ИЛИсоединены соответственно с выходомпервого элемента ИЛИ, инверсным выходом второго элемента ИЛИ, выходами элементов И первой группы и входом сброса второго триггера, устано"вочный,вход которого подключен квыходам элементов И первой группы,установочный вход и вход сбросатретьего триггера соединены с выходами соответственно третьего элемента ИЛИ группы и элемента задержки,установочные входы четвертого и пятого триггеров подключены к выходам элементов И первой группы, авходы сброса четвертого и пятоготриггеров подключены к выходам соответственно первого и третьего элементов ИЛИ, первые входы четвертого ипятого элементов ИЛИ соединены свыходами элементов И первой группы,а вторые входы четвертого и пятогоэлементов ИЛИ подключены соответственно к выходу третьего элементаИЛИ и прямому выходу второго элемента ИЛИ, первые входы элементов Итретьей группы соединены с входомпуска устройства, а вторые входыпервого, второго, третьего и четвертого элементов И третьей группыподключены соответственно к инверсному, выходу третьего триггера,прямому выходу четвертого триггера,инверсному и прямому выходам пятоготриггера, первый и второй входыи выход шестого элемента ИЛИ соединены соответственно с выходамиэлементов И первой группы, выходомвторого триггера и первым входом первого элемента И, второй вход которого подключен к входу управлениявыдачей информации устройства и пер"вому входу второго элемента И, второйвход которого соединен с выходомчетвертого элемента ИЛИ, а выходыпервого и второго элементов И подключены соответственно к второмунал разрешения передачи второй зоныкода команды на дешиФратор 153, Передача второй зоны кода командыосуществляется с помощью элементов152 - 152 1, Дешифратор дешифрйрует 5код и регистр 154 запоминает на одном из своих выходов признак выбранных операционного блока и блокапамяти,На втором такте регистр 151 Форми -10рует сигнал, который поступаетна первые входы всех элементов И156 - 156, тем самым разрешая выдачу третьей зоны кода команды всдвигатель. Код поступает по выходам 70. Очередной такт регистра 151Формирует сигнал, который поступает на селекторы 152 - 1521, и темсаум разрейает поступление четвертой зоны кода команды на дешифра. 20тор, Одновременно этот же сигналс выхода регистра 151 разрешаетзапись на регистр 155 признака кода выполняемой операции. С выхода 98 регистра 155 признак кода25поступает в устройство местногоуправления для Формирования необхсдимьгх управляющих сигналов дляданной операции, Регистры 154 и 155заг 1 сиинают соответствуюцие признаки 30кодов до завершения данной операции.Ча четвертом такте регистр 151Формирует сигнал, который возбуждает один из входов группы элементов Л 157- 157 и, На другие входыэлементов И поступает значениепятой зоны кода команды, т.е. начального адреса операционного блокаили блока памяти. Один из разрядовэтой зоны осуществляет выбор операционного блока или блока памяти и взависимости от этого разряда триггер158 принимает единичное или нулевое значение. Сигналы с выходовтриггера 158 по,.выходам 68 поступают в сдвигатель, как сигналы выцачи входного информационного словав операционный блок или в блок памяти,На последующих двух тактах 50 регистр 151 формирует сигналы для выдачи в устройство местного управления шестой и седьмой зон кода команды. Шестая и седьмая эоныкода команды, т,е, код количества 55 последовательно загружаемых операндов в операционный блок или в блок памяти и: код логической операции в операционном блоке, пересылаются в устройство местного управления через элементы И 157 - 157 через выходы 122.После выполнения этих действий ре гистр 151 обнуляется, Дальнейший запуск регистра 151 осуществляется по сигналам из местных устройств управления, которые поступают по входам 100. Одновременно при выдаче соответствующих кодов в местные устройства управления и в сдвигатель по выходам 99 и 69 соответственно поступают сигналы записи. Схема сравнения, или элемент сравнения, которая используется во многих устройствах процессора, предназначена для параллельного сравнения двух кодов п-разрядных двоичных положительных чисел на равенство, больше или меньше, т.е. реализует следующие функции: если А и В два положительных числа, то1, при А=В,ф с, при АФВ, 1, при АВ,гО, при АВ.Узел построен как классическая схемасравнения на комбинационных элементах (Фиг. 16) 162 - 162 1631- 163 п,164 - 164 165 - 165, 166 и имеетвходные 167 - 167 (А - Ап, В - В)и выходные 168 Н , Н,) и 169 (Н,Нд)шины, По входам А и В поступаютсоответствующие коды входных чисел,на выходе имеющие признаки Н 1, Нили Н, Н и поступающие в соответст -вующие элементы устройств. Работусхемы несложно проследить по схеме,представленной на Фиг. 16, задаваяразличные коды чисел.Схема сравнения в конкретных устройствах имеет" необходимое количест-.во разрядов,Рассмотрим работу процессора вцелом. Перед началом работы необходимо установить в нулевое состояние весь процессор. Для этогоустройство управления Формирует .специальный сигнал сброса. После сброса необходимо осуществить предварительную запись информации. Для этого вначале загружаются блоки памяти значением множества базовыхкоманд, устанавливается значениепорога на блоке сравнения и в каждукВ результате каждая ячейка матрицьзапоминает новое значение. Приэтом сохраняется также эталонное значение 01; . После этих действий,начиная с крайнего левого столбца 5матрицы, по каждым строкам осуществляются сравнения новых значений 01,между собой. В конце сравнения накрайнем справа столбце запоминаетсянаименьшее значение 0 для каждойстроки матрицы. После этого значения П, параллельно поступают наблок сравнения. Предположим, что извсех значений 0 ", столбца есть единственное значение, которое больше или 51равно значению порога, и это значение поступает в блок памяти, В блокепамяти на соответствующем столбцесравнения осуществляется вторичноесравнение младших разрядов значения 20в с дискретныии значениями, которые"-1находятся в ячейках, образовывающихстолбец. Сравнение осуществляетсяпараллельно по всем ячейкам столбцаи та ячейка, в которой ; сравнилось,25формирует сигнал считывания в соответствующую ячейку памяти, где хранится множество базовых команд дляданной ситуации.На этом операция заканчивается. З 0Специализированное вычислительное устройство, ядро которого может:составлять предлагаемый АПП, эффективно обрабатывающее лингвистическиепеременные и реализующее расплывча- З 5тые алгоритмы управления в реальномили опережающем масштабе временив режимах принятия решения или советчика в сложных системах управления,в настоящее время особенно актуально в управлении сложными технологическими процессами, в робототехнике, а также в моделировании деятельности человека при принятии решений в условиях неопределенности 45или нечеткости входной информации.Проведем сравнительную оценкупо быстродействию АПП с наиболеепроизводительной ЗВМ ЕС.Для сравнения будем использовать 50АПП с одним операционным блоком.Количество лингвистических переменных в матрице 10, т.е, 10 строкоперационного блока; количество элементов, образующих каждую лингвисти.ческую переменную, - 50, или 50столбцов операционного блока. Соответственно имеем операционный блок с 10 х 50=500 ячейками однородной структуры. Ячейки операционного блока изготовлены на интегральных микросхемах среднего быстродействия (ИИС, серии К 155) как наиболее распространенные. Рабочая частота синхронизации, используемая в операционном блоке, равна 5 мГц (максимальная для данных микросхем 10 мГц).Временные параметры ЕС: цикл ОЗУ 1,25 мкс, время выполнения логических операций 0,32 мкс.Предположим, что операционный блок АПП и ОЗУ ЕСзагружены необходимыми исходными данными, т.е, эталонными и текущими значениями лингвистических переменных. Рассмот. рим наиболее: сложную логическую операцию эквивалентности.При выполнении этой операции ЕСработает последовательно и для каждого значения степени принадлежности требуется двухкратное обращение к ОЗУ; для считывания значения степени принадлежнос" ти эталонного значения; для записи значения степени эквивалентности. Кроме обращения к ОЗУ, требуется трехкратное выполнение операции сравнения для всех значений степеней принадлежности, образующих данную лингвистическую переменную. Исходя иэ этого, для 50 элементов одной лингвистической переменной ,требуется: 50 х 2 х 1,25+50 х 3 х 0,32173 мкс. Иэ полученных 50 зна.чений необходимо выбрать наименьшее значение. Для выполнения этой процедуры требуется 50 х 1,25 + +0,32 х 50 = 78,5 мкс. Итак, на обработку одной лингвистической переменной требуется 173+78,5 =251,5 мкс и соответственно на,10 лингвистических переменных 2515 мкс.Рассмотрим время обработки этих же значений лингвистических переменных в АПП. Предположим, что в АПП используется один операционный блок который работает параллельно,Уи время обработки одной лингвистической переменной равно времени обработки всех лингвистических перемен" ныл независимо от их количества и базового множества, образующих их. Для определения степени эквивалентности эталонных лингвистических пере41 1166 менных с текущим значением лингвисти ческой переменной требуется три1 рабочих. такта, или Зх 0,2=0,6 мкс.Выбор наименьшего значения степени эквивалентности для всех лингвистических переменных возможен двумя способами, которые зависят от реализации устройства местного управления: последовательный и последовательно-параллельный способы, 1 рПри последовательном способе реализации затрачивается время 50 х 0,2=10 мкс. При последовательно 128 42параллельном способе 7 х 0,2=1,4 мкс. И в зависимости от этого общее время, затрачиваемое операционным блоком, 10+0,6= 10,611 мкс и 1,4+ +О,б = 2 мкс.По сравнению с ЕС:=2,27 10 раза и - - 1,3 О раза.Эффективность растет вместе с ростом количества элементов базового множества, образующих лингвистические переменные, и числом лингвистических переменных.1 1661и четвертому выходам. устройства, первый, второй, третий, четвертый входы и выход элемента И-ИЛИ соединенысоответственно с выходом второготриггера, входои пуска устройства,вцходаии первого и третьего элементовИ третьей группы и .четвертым выхо-дом устройства, первый и второй вхо,дМ и выход седьмого элемента ИЛИ,подключены соответственно к выходаи элементов И первой группы, выходу второго элемента И третьейгрутпты и шестому выходу устройства,первый и второй входы и выход восьмого элемента ИЛИ соединены соответственно с выходом первого элемента И второй группы, выходом девятого элемента ИЛИ и первым выходомустройства, первый и второй входыи выход .девятого элемента ИПИ подключены соответственно к выходамвторого и третьего элементов И второй группы и первому управляющемувходу блока селекторов, первый,второй, третий и четвертый входы десятого элемента ИЛИ сбединены соответст- .венно с выходои элемента И-ИЛИ, выходами второго и четвертого элементовИ третьей группы и выходом элементазадержки, вход которого подключенк выходу восьмого элемента ИЛИ, входразрешения и информационный входвторого регистра соединены соответст 28венно с выходом первого регистраи входом пуска устройства, а выходвторого регистра подключен к установочным входам первого и второгосчетчиков и первому информационномувходу блока селекторов, выходы второго и первого счетчиков соединеныс первыми входами элементов И соот-,ветственно четвертой и пятой группывторые входы которых подключены квыходам соответственно пятого триггера и первого элемента И второйгруппы, выходы элементов И четвертой и пятой группы соединены соответственно с входом первого дешифратора. и пятым выходом устройства,а выход первого:дешифрагора нодклю"чен к второму информационному входу блока селекторов, первые и вторыевходы и выходы элементов И шестой .группы соединены соответственно свыходом первого счетчика выходомтретьего элемента И шестой группыи входами второго дешифратоа, выходы которого подключены к третьемувыходу устройства, первые и вторыевходы и выходы элементов И седьмойгруппы соединены соответственно с выходом второго счетчика, выходомседьмого элемента ИЛИ и шестым выходом устройства, а второй управляющий вход блока селекторов подключен к выходу второго триггера.ЪИзобретение относится к вычислительной технике и может быть исполь" зовано при построении вычислительных и управляющих систем на основе однородных вычислительных структур.Цель изобретения. - повышение быстродействия, а также расширение функциональных возможностей нроцессора, а именно получение возможности работы в режиме принятия решений в сложных системах управления на, основе алгоритмов, которые обеспечивают прием, хранение и переработку расплывчатой информации.На фиг. 1 приведена структурная схема ассоциативного параллельного процессора (АПП), на фиг. 2 - пример выполнения АПП, в состав котороговходят по одному операционному блоку, блоку сравнения, блоку памятии устройству местного управления, на 3 фиг. 3 - структурная схема операционного блока, содержащего шестнадцатьячеек однородной структуры; нафиг. 4 - функциональная схема ячейки однородной структуры; на фиг. 5 -функциональная схема блока выходныхрегистров; на фиг. 6 - Функциональнаясхема ячейки блока сравнения; нафиг, 7 - функциональная схема ячейки сдвигателя; на фиг. 8 - структур" ная схема устройства местного управления; на фиг. 9 - функциональнаясхема блока регистровой памяти; на1166128,ОЪг З Составитель Г. ВиталиевРедактор С, Лыжова Техред .Т.Фанта Корректор Е Сирохма аз 4 одписное. ППП "Патент", г. Ужгород, ул. Проек 2/45 Тираж 710 ВНИИПИ Государственного копо делам изобретений и о 3035, Москва, Ж, Раушск митета СССткрытийая наб., д. 4/5фиг. 10 - функциональная схема блока:1 синхронизации; на фиг, 11 - функциональная схема блока селекторов, входящих в состав устройства местного управления; на фиг. 12 - структурная схема блока памяти, на фиг. 13 функциональная схема столбца сравнения, на фиг. 14 - функциональная схема накопителя блока памяти со схемой управления, на фиг. 15 - функциональная схема устройства управления на фиг. 16 - пример выполнения схемы (элемента) сравнения, входящей в состав ячейки однородной структуры, блока сравнения и столбца сравнения блока памяти,На чертежах представлены: (фиг.1 и 2) и операционных блоков 1, ячейки 2 блоков 1, организованные по столбцам и строкам, блок 3 выходных регистров и блоков 4 сравнения, сдвигатель 5, и устройств б местного управления, и блоков 7,памяти, устройство 8 управления, информационный вход 9, информационный выход 10 и вход 11 кода операции процессора (Фиг, 3) информационные шины 12, выходные горизонтальные шины 13, вертикальные информационные шины 14, вертикальные шины 15 настройки, горизонтальные шины 16 настройки ячеек 2 блоков 1, (Фиг. 4) первый и второй информационные регистры 17 и 18, первый и второй . коммутаторы 19 и 20, блок 21 сравнения, третий информационный регистр 22, третий коммутатор -23, первая группа элементов И 24 1- 24, управляющий регистр 25, дешифратор 26, вторая группа элементов И 27 - 27 я первая; вторая и третья группы элементов ИЛИ 281- 28 я, 29- 29 п и 30,- ЗО, ячеек 2, (Фиг. 5) регистр 31, первый элемент ИЛИ 32, группа элементов ИЛИ 33 - ЗЗ вход 34 записи, информационный вход 35, второй элемент ИЛИ 36, выход 37 готовности блока 3 выходных регистров, (Фиг, 6) первая и вторая группы элементов И 381 в 38 и 39 - 39 , элемент И 40, узел 41 сравнения, триггер 42, элемент ИЛИ 43, информационные выходы 44, первый управляющий вход 45, информационные входы 46, вход (шина) 47 сброса, второй управляющий вход 48 блока 4 сравнения, управ ляющий вход 49 устройства 6 местного управления, (фиг. 7) входной инфор 5 о 5 20 25 Зо 35 4 О 45 50 55 мационный регистр 50, первая - пятаягруппы элементов И 51- 51 5252 п 531 53 п 54 540 и 551 55сдвиговый регистр 56, триггер 57,дешифратор .58, шестая группа элементов И 59- 59 я элемент И 60,первый и второй элементы ИЛИ 6 1 и62, выходные информационные шины63 - 65, выходная шина бб управления сдвигом, шина 67 сигнала вьда.чи, вход 68 управления коммутацией,вход 69 управления записью, первые управляющие входы 70, вход 71синхронизации, вход 72 местногоуправления, вторые управляющие вхо.ды 73 сдвигателя 5, (Фиг. 8) блок74 синхронизации, блок 75 регистровой памяти, блок.76 селекторовустройства 6 местного управления,(Фиг. 9) регистр 77, триггер 78,первый и второй элементы ИЛИ 79 и80, первая группа элементов И 8118 1, третий элемент ИЛИ 82, группа элементов ИЛИ 83 в 83 э группатриггеров 84 - 84 четвертый элемент ИЛИ 85, первый элемент И 86,вторая группа элементов И 87 - 87 иэлемент ИЛИ-И 88, пятый элементИЛИ 89, третья группа элементовИ 90, - 90, элемент 91 задержки,шестой и седьмой элементы ИЛИ 92 и93, второй элемент И 94, элементИ-ИЛИ 95, восьмой элемент ИЛИ 96,третий элемент И 97 блока 74 синхронизации, первые управляющиевходы 98, вход 99 пуска, выход 100завершения, выход 101 синхронизации операционного блока 1 устрой"ства 6 местного управления, первыйуправляющий вход 102 блока 7 памяти, входы 103 элемента ИЛИ 80,выход 104 триггера 844выход 105элемента ИЛИ 96, выход 106 триггера 84 выход 107 элемента 91задержки выход 108 элемента И 87выход .109 элемента ИЛИ 93, выход110 элемента ИЛИ 832 выход 111элемента ИЛИ 831 выход 112 регистра 77 блока 74 синхронизации,(фиг. 10) первый и второй счетчики113 и 114, первая и вторая группыэлементов И 1151- 115 и 16 - 116,первый дешифратор 117, третьягруппа элементов И 118 - 118 п, второй дешифратор 119, четвертая группа элементов И 201 в 120 п регистр121 блока 75 регистровой памяти, вторые управляющие входы 22 устройст,выходы 124 дешифратора 1 17, выходы125 регистра 121 блока 75 регистровой памяти, (Фиг. 11) первая группаэлементов ИЛИ 126 - 126, группаэлементов задержки 1271 - 127, первая - шестая группы элементов И128- 128, 129- 129 л 1304 130 я131 - 131 ьф 1321- 32 ъ и 133- 133 ввторая и третья группы элементовИЛИ 134 - 134 в и 135- 135 седьмаягруппа элементов И 136- 136блокаселекторов 76, (фиг. 12 и 13) столбцы 137 схем сравнения, ячейки 138сравнения, накопитель 139 со схемойуправления, элементы 140 сравнения,регистрц 141, выходы 142 "Равно" элементов 140, элемент ИЛИ 143, входы144 считывания блока 7 памяти,(Фиг. 14) регистр 145 адреса, дешифратор 146 адреса, группа элементов ИЛИ 147 - 147 я, первая и втораяегруппы элементов Й 148 - 148 и 148-.нв148, группа регистров 149- 149,элемент ИЛИ 150 накопителя 139. блока 7 памяти, (Фиг. 15) сдвиговый регистр 151, группа селекторов 152, -152 я, первый дешифратор 153, первыйи второй выходные регистры 154 и 155, ЗОпервая и вторая группы элементов И156- 56 я и 157- 157 я, триггер 58элемент ИЛИ 159, второй дешифратор160, третья группа элементов И161- 161 устройства 8 управления,,(фиг. 16) первая группа элементовИ 1621- 162 , группа элементовИ-ИЛИ 163 - 163 , группа элементовИЛИ 164 - 164., вторая группа элементов И 165 - 65 я, элемент И.66, 40входные шйны 167- 167 я, первая ивторая вйходные шины 168 и 169 схемы (элемента) сравнения.АПП предназначен для нреобразования лингвистических переменных 45и расплывчатых логических Формул,образующих расплывчатые алгоритмыопределения, порождения и бихевиорис:тические алгоритмы, которые описываютсложные процессы управления, а также Мдля записи, чтения, ассоциативногопоиска и сравнения информации.Расплывчатым высказыванием назы-,вается предложение, относительнокоторого можно судить о степени Иего истинности или ложности в настоящее время. Степень истинности каждо,го расплывчатого высказывания прини 28 бмает значения в интервале О, .Примерами расплывчатых высказываний".на перекрестке иного машин, "этакнига очень интересна". Степеньистинности первого расплывчатоговысказывания положим равной 0,9,второго - О,б, а третьего - 0,2.Если обозначить первое высказываниеМ л л ла, второе Ь, а третье с, то а = 0,9,Ь = 0,6, с0,2. Если а и Ь - не-которые расплывчатые высказывания,то составные расплывчатые высказывания образуются из простых с помощью логических операций:отрицание а=1-а - (1)конъюнкция ай Ь=ш 1 п (а,Ь) (2)дизъюнкция ач Ь шах (а,6) (3)импликация а фЬ=тпах (1-а,Ь) (4)эквивалентность а-Ь == впх(шах(1-а,Ь),шах (а, 1-Ь) ) (5)Если заданы степени истинностипростых расплывчатых высказываний,то, используя .(1) - (5), можно найти степень истинности составногорасплывчатого высказывания, а такжерешать расплывчатые логические уравкения.Рассмотрим понятия расплывчатыхвысказывательных переменных, расплывчатых логических Формул и лингвистических переменных.Расплывчатой высказывательнойлпеременнойназывается расплывчатое высказывание, степень истиннос -ти которого может принимать произвольное значение из 0, 1, Расплывчатой логической ФормулойА (Х, Х Х, ),(и 7 1)называется любая расплывчатая переменная или константа из 0,1, еслиА (Х , Х Х ) и А (Х Х 2Я"расплывчатые Формулы, то применениек ним конечного числа раз логическихопераций ( , в , 3, Ч,-ф) приводит к получению расплывчатой логической Формулы.Значениями лингвистическихпеременных называются предложения,образованные на естественном илиформальном языке из элементов (символов) расплывчатого множества.ГМножество А =,сО(х),х) /х 6 Х называется расплывчатым множествомв базовом множестве Х, если длякаждого х 6 Х определена степень истин1166128 Предположим, что множество Х образовано из элементов, каждый из которых является натуральным числом от 1 до 10, т.е. Х 1, 2, 3, 4, 9, 6, 7, 8, 9, 10/7,с 0 6/4 ) с О Ъ/9 , с 01/6 )с"средне" принимает расплывчатоемножество гА =сЦ 1) сов/2) сои(З можно рассматривать как значение"мало 9 значение 19 достаточно 92 или г Д):с 02/2)с 04/4 , с 019/9с 1/6), с 0 8/7), СО 2/8 3 ) а значение "много" имеет вид 25Д 2 /с 09/6),с 06/7,с 07/8),со 9/9) сс/10)/лингвистической переменной нату- операцию (1), найдем значение "неральные числа до 10". Используя , мало". Получим7 Д 1 с 02/2) с 01/9,с 04/4), с 07/4) сО 9/6),сс/7),с//8), с //9), сс/10)Значение .".не много и не мало" можно А = А Л 1 А 2определить какт.е. гс 02/2 с 09/9),с 04/4 с 07/9) 07/8 с 04/7 ,с 01/8 С 01/9) ности расплывчатого высказываниях Е А, обозначаемая /ц 4(х),Степень равенства р(А 5) двухрасплывчатых множеств определяется выражением 5/(А, В) = Я ( р 4 д (х) +49 4 з(х) ) (6хгде- операция конъюнкции, определяемая по (2), котораяберется по всем х ЮХ 8 0: . - операция эквивалентности,определяемая по (5), кото-рая берется для соответствующих пар элементоврасплывчатых множеств А и В, 15 Определяя по (6) степень равенства, получим (Ъ(Л ,А ) = О,б, т.е,А 4 - А 2, что хорошо согласуется синтуитивным пониманием значений "не 40много и не мало и достаточноРассмотрим состав устройств,блоков и узлов, входящих в составпроцессора и,их работу.Операционный блок 1 предназначен 45для выполнения следующих основныхопераций над значениями лингвистических переменных: стирание, записьчтение, конъюнкция, дизъюнкция,импликация, эквивалентность, ассоциативный поиск, а также на основеэтих операций программная реализацияалгоритмов композиции, определенияпорождения и бихевиористических алго.ритмов. 55Операционный блок состоит из ячеек2 однородной структуры. Каждая ячейка соединена с соеедними ячейками Определенным образом выбирая расплывъчатое подмножество А; множества Х, можно образовывать понятия, которые являются значениями лингвистической переменной. Например, расплывчатое множество с помощью информационных шин, Имеются входные. информационные шины 12,выходные горизонтальные 13 и вертикальные 14 информационные шины.,Настройка ячейки на выполнение тойили другой операции осуществляется спомощью вертикальных шин 15 настрой 1ки (управляющих). Выбор строки,столбца или ячейки операционногоблока осуществляется с помощью вертикальных 15 и горизонтальных 16шин настройки. На фиг. 3 показаноперационный блок, состоящийиэ четырех строк и четырех стопбцовс соответствукнцими связями. Размерность операционного блока определяется кругом решаемых задач, исходя из наиболее часто используемыхзначений базовых множеств, образующих данные лингвистические переменные и множества эталонныхситуаций,Информационные входы 12 операционного блока соединены с х-.ми выходными шинами сдвигателя. Горизонтальные и вертикальные управляющие шины соединены с устройством мест ного управления. Вертикальные выходные информационные шины 14 соединены с 1-ми входными шинами блока выходных регистров, горизонтальные выходные шины 13 соединены с входа ми соответствующих блоков сравнения.,Ячейка 2 однородной структуры предназначена для выполнения следующих основных операций над простыми расплывчатыми высказываниями: запись, 15 чтение, отрицание, конъюнкция, дизъюнкция, импликация, эквивалентность, ассоциативный поиск, а также может выступать как элемент коммутации между соседними ячейками. 20Ячейка (фиг, 4) состоит из трех информационных регистров 17, 18 и 22, управляющего регистра 25, трех коммутаторов 19, 20 и 23, блока сравнения 21, дешифратора 26,группы схем И 24 - 24 п и 27 - 27, группы схем ИЛИ 28 28 в 291- 29 л и 301 - 30, входных, информационных шин 12, выходных горизонтальных 13:и вертикальных 14 информационных шин, вертикаль ных 15 и горизонтальных 16 управляющих шин и шины 101 синхросерий, входящей в состав горизонтальных управ.ляющих шин.Рассмотрим функциональные назначения элементов, образующих ячейку,Регистр 17 предназначен для параллельного приема, хранения и вьда чи. в прямом или в инверсном коде эталонного значения расплывчатого 0 высказывания на коммутатор 19. Регистр имеет входную информационную шину, по которой поступает значение расплывчатого высказывания, и две выходные информационные шины, . 45 соединенные с входами коммутатора 19. Одна выходная информационная шина предназначена для вьдачи содержимого в прямом коде, другая в инверсном, имеются также управляющне входы Запись" и "Сброс".Регистр 18 предназначен для па-раллельного приема, хранения н вьда-. чи в прямом илн инверсном коде текущего значения расплывчатого высказы вания на коммутатор 20. Регистр имеет входную информационную шину для вхо).- ной информации и две выходных шины.: Одна нз выходных шин предназначенадля вьдачи в прямом коде, другая -в инверсном. Кроме этих шин, имеются еще управляющие шины "Запись" и"Сброс",Регистр 22 предназначен для парал"дельного приема, хранения и выдачив прямом коде промежуточного значе. -ния расплывчатого высказывания накоммутатор 23. Регистр имеет входную и выходную информационные шины,а также управляющие шины "Запись" и"Сброс". Разрядность всех регистровопределяется разрядностью, определяемой степенью принадлежности каждого расплывчатого высказывания.Разрядность всех информационных регистров в ячейках одинакова.Коммутатор 19 предназначен длякоммутации прямых и инверсных выходов регистра 17 на входные шиныблока сравнения, на информационныевходы регистра 18 и на выходные шины ячейки, а также горизонтальныхнли вертикальных входных шинячейки на горизонтальные или. верти"кальные выходные шины.Коммутатор состоит из восьмигрупп двухвходовых элементов И. Каждая группа содержит по и элементов, т.е; по одному элементу на каждый разряд регистра. Одни иэ входов элементов И шести групп соединены с прямыми или инверсными выходами регистров, а другие входы в группе объединены и образуют управляющий вход коммутатора. Одни из входов элементов И двух оставшихся групп соединены с входной информационной шиной, а другие входы каждой группы также объединяются и образуют управляющие входы, Таким образом, коммутатор имеет трн п-раз. рядных входных информационных шины, четыре п-разрядных выходных информационных шины и восемь управляющихвходов соответственно по одному накаждую группу элементов И. Выходынекоторых пар групп элементов И,которые соединены с одним и тем жеузлом, поразрядно объединены элементами ИЛИ.Коммутатор 20 предназначен длякоммутации выходов. регистра 18 с входными шинами блока сравнения,регистра 22 с выходными шинами ячейки. По построению коммутатор аналогичен коммутатору 19 и имеет5 50 две п-разрядные входные шины, четыре и"разрядные выходные информационные шины и пять управляющихшин.Коммутатор 23 предназначен для 5коммутации выходов регистра 22 свходными шинами блока сравнения и свыходными шинами ячейки. По принципу построения и составу он аналогичен предыдущим коммутаторам.10Коммутатор имеет одну и-разряднуювходную шину, три и-разрядных выходных шины и три управляющих шины,Блок 21 сравнения предназначендля параллельного сравнения двухкодов и-разрядных положительныхчисел на равенство, больше или меньше, Блок построен как классическаясхема сравнения на комбинационныхэлементах.20Сдвиговый регистр 25 предназначендля формирования серии последовательных управляющих сигналов, необходимых для Функционирования ячейки.Дешифратор 26 предназначен длядешифрации кода выполняемой операции цля выбора ячейки в операционном блоке.Группа элементов И 27 - 27 пред,назначена для формирования сигналов З 0управления для коммутаторов 1920и 23, регистров 17 и 18 и группыэлементов И 241- 24 я в зависимостиот кода выполняемой операции. Первыевходы элементов И соединены с выхо- Здами дешифратора 26, а вторые выходы соединены с различными выходами сдвигового регистра 25. Выходыэлементов И 27 - 27 ц соединены суправляющими входами регистров 17 40и 18, коммутаторов 19, 20 и 23 ис одними из входов группы элементовИ 241- 24,Вторая группа элементов И 241- 24,предназначена для Формирования необходимых управляющих сигналов длярегистров 18, 22 и коммутаторов 19,20, Другие входы этой группы элементов И соединены с выходами блока 21сравнения.Группа элементов ИЛИ 30, - 30предназначена для объединения входовячейки, группы элементов ИЛИ 281- 28,и 291- 29 предназначены для обьединения выходов коммутаторов 19, 5520 и 23, соединяющих операционныйблок с горизонтальными 13 и верти-кальными 14 информационными шинами. Рассмотрим работу ячейки. Операции - инверсия, конъюнкция,дизъюнкция, импликация, запись,чтение - входят в состав операцииэквивалентности, поэтому рассмотримработу схемы при реализации операции эквивалентности.Вначале по сигналу сброса осуществляется обнуление всех регистровцепи обнуления на Фиг. 4 не показаны). По коду записи осуществляется запись значения эталонного высказывания на регистр 17.По коду записи текущего значениярасплывчатого высказывания осуществляется запись текущего значениярасплывчатого высказывания на регистр18, Предположим, что на регистр 17записано эталонное значение расплывЛ.чатого высказывания а =- 0,6, а наЛрегистр 18 - значение Ь = 0,7. Эталонное и текущее значение расплывчатых высказываний поступают с входныхинформационных шин. Совместно сдвигающий регистр 25 и дешифратор 26 с помощью элементов И 27 - 27 ФормируИют сигналы записи. Лалее на дешифратор 26 поступает код операции эквивалентности и. тем самым возбуждает один из выходовУ дешифратора - в нашем примере выход операции эквивалентности, Возбужденный выход дешифратора и сигнал с регистра 25 поступают на вход одного из группы элементов И 271 - 27, а сигнал с выхода этого элемента поступает на коммутаторы 19 и 20 как сигнал разрешения выдачи на входные шины блока сравнения содержимого регистра 17 в инверсном коде, т.е. а, а содержимого регистра 18- в прямом коде, т.е. Ь. Блок сравненния сравнивает значения а и Ь и возбуждает соответствующий выход блока сравнения, указывающий йа 1 а с Ь, т.е. 0,4(0,7, Сигнал со следующего такта регистра через группу элементов 27 - 27 совместно с возбужденным выходом блока сравнения поступает на одну из групп элементов И 24 1- 24, которая, в свою очередь, Формирует сигнал в коммутатор 20 и на регистр 22, Управляющий сиг" нал в коммутаторе 20 коммутирует выходы регистра 18 с входами регистров 22, а сигнал на регистре 22 разрешает запись значения Ь на регистр 22,Сигнал со следующего такта регист ра 25 поступает на один из входов элемента И 27 - 27, а второй вход этого элемента И соединен с возбужденным выходом дешифратора 26. Сигнал с выхода этого элемента И поступает на коммутаторы 19 и 20. , Коммутатор 19 коммутирует выход регистра 17 на вход блокасравнения в прямом коде, т.е. а = 0,6, а комму О татор 20 коммутирует выход регистра18 в инверсном коде, т.е.7 Ь = О,З.Блок сравнения сравнивает значелния а и - Ь, возбуждает выход, указывающий, что а76, т.е. О, 6 ) О, 3. Возбужденный выход одного из элементов И 27 - 27 совместно с возбужденным выходом блока сравнения с помощью одного из элементов И группы 241- 24 поступает на коммутатор 19 20 и на регистр 18. В коммутаторе 19 осуществляется коммутация выходов регистра 17 на вход регистра 18, а на регистре 18 Формирует сигнал записи, таким образом осуществляется перезапись содержимого регистраЛ17 (а = 0,6) на регистр 18. Очередной сигнал, сформированный элементами И 27 - 27 на основе сигналов сдвигающего регистра 25 и дешифра". 30 тора 26, поступает на соответствующие управляющие входы коммутаторов 20 и 23. На этом рабочем такте комму . татор 23 коммутирует выходы регистра 22 на входные шины блока сравнения для выдачи на блок сравнения значелния Ь, находящегося на регистре 22, а коммутатор 20 коммутирует выходырегистра 28 с вторыми входными шинами блока сравнения для выдачи на 40 схему сравнения значения а = 0,6. Причем в блоке сравнения выходы коммутатора 20 соединены с одними из входных шин блока сравнения, а выходы-коммутаторов 19 и 23 объеди няются через элемент ИЛИ и соеинены с другими входными шинами.В результате сравнения на выходеблока сравнения возбуждается выход,показывающий, что код содержимого 50 :регистра 18 меньше, чем код, находящийся в регистре 22. т.е 0,6 ( 0,7,Завершающий сигнал с выхода регистра 25 совместно с выходом дешифра"тора 26 через элемент,И группы 27- 5527 поступает на один из входов И 24- 24, а на второй вход посту-, пает выход блока сравнения. Сигнал с выхода этого элемента И поступает на коммутатор 20 и тем самым соединяет прямые выходы регистра 28 с выходными шинами ячейки, т.е. на выход поступает код числа а = 0,6. На этом выполнение операции эквивалентности над расплывчатыми высказываниями завершается.Операция ассоциативного поиска выполняется несколько иначе. На блок сравнения поступают определенные разряды регистров 17 и 18, при сравнении формируется сигнал выдачи на выход содержимого регистра 22.Блок выходных регистров предназначен для выдачи управляющей информации для других объектов из блоков памяти и операционных блоков во внешнюю среду (например, на исполнительные элементы технологического процесса или на системы управления). На фиг5 показан блок 3 выходных регистров с элементами ИЛИ 32, ЗЭ 1- 33 п, Зб, регистром 31, выходными информационными шинами 10, входами 34 записи, которые соединены с выходами местных устройств управления, информационными входами 14 и 35 и выходом готовности 37 блока выходных регистров. Информационные входы 35 соединены с информационными выходами блоков памяти, а информационные входы 14 - с вертикальными информационньпли вьмодами операционного блока.Выходной регистр 31 имеет пМ Е двоичных разрядов, где Е в .число столбцов операционного блока, а и - количество разрядов в одном столбце. На фиг. 5 показаны выходы 14 и 15 соответственно одного операционного блока и блока памяти, выходы других операционных блоков и блоков памяти объединяются аналогично с помощью групп элементов ИЛИ 331 - 33 Входы записи или синхронизации 34 со всех местных устройств управления также объединяются с помощью элементов ИЛИ 32.При завершении выполнения юперации в процессоре по сигналу из:устройства местного управления осуществляется запись результатов обработки из операционного блока или из блока памяти. Считывание информации с выходного регистра можно осуществить различными методами и способами.