Микропроцессор

(ЯЭФ С 06 ЕТЕ ПИСАН ка памяти пододу микропроти, адресныи вх ключен к адресы цессора, вход з входа кода опер подключен к син результата, о т тем, что, с цел си результатаи микропроцессор ровходу регистрал и ч а ю щ и й сю повышения бысТр процес- быст 1981,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ АВТОРСНОМУ СВИДЕТЕЛЬСТВ(71) Киевский научно-исследовательский и конструкторский институтпериферийного оборудования(54)(57) МИКРОПРОЦЕССОР, содержащийарифметико-логическое устройство,регистр результата, блок памяти ипервый мультиплексор, причем выход1-го разряда регистра результата6подключен к входам-го разрядаЪпервого информационного входа арифметико-логического устройства и первого информационного входа первого мультиплексора (1=1, К, где Кразрядность арифметико-логическогоустройства), выход которого подключен к второму информационному входуарифметико-логического устройства,выход-го разряда которого подключен к входам 1 -го разряда информационных входов регистра результатаи блока памяти, выход-го разрядакоторого подключен к входу -горазряда второго информационного входа первого мультиплексора, вход кода операции микропроцессора подключен к входу признака операции арифметико-логического устройства и квходу записи-считывания блока памядействия, в него дополнительно введены с второго по М= К +1 мультиплексоры (где 11 - разрядность информационного слова процессора, Й = К 1 игде и - количество разрядов, необрабатываемых в АЛУ), регистр адресаоперанда и регистр первого операндапричем вход 1 -го разряда-гоинформационного входа устройстваподключен к входу 1 -го разряда(1+2)-.го информационного входа первого мультиплексора (=1, М , гдеМ - количество информационных входов микропроцессора), управляющийвход которого подключен к первомувыходу регистра адреса операнда,синхровход и информационный входкоторого подключены соответственнок входу записи адреса операнда входакода операции микропроцессора и квходу адреса операнда микропроцессора, первый и второй информационные входы в -го мультиплексора (щ=2Н-К+1) подключены к выходам (в+К)го разряда соответственно регистрарезультата и блока памяти, (1+2)-йинформационный вход п 1-го мультиплексора подключен к входу (в+К)го разряда 1 -го информационноговхода микропроцессора, выход в-гомультиплексора подключен к входу(в+К)-го разряда информационныхвходов регистра результата и блокапамяти, выход регистра результата1211745 подключен к информационному выходумикропроцеЧсора, управляющий входЬ-го мультиплексора подключен к в -мувыходу регистра адреса операнда,выход-го разряда регистра первого операнда подключен к входу-горазряда (М+3)-го информационноговхода первого мультиплексора. (М+ Изобретение относится к вычислительной технике и может быть использовано в устройствах оперативного преобразования информации для редактирования (преобразования) информации.Целью изобретения является повышение быстродействия.На фиг.1 изображена функциональная схема микропроцессора", на фиг.2- схема варианта объединения мультиплексоров в группы.Микропроцессор содержит арифметико-логическое устройство 1, регистр 2 результата, блок 3 памяти, первый мультиплексор 4, мультиплексоры 5, регистр б адреса операнда, регистрпервого операнда, входы,: 8 - кода операции, 9 - информационный, 10 - адресный, 11 - первого операнда, 12 - адреса операнда микропроцессора, выход 13 результата микропроцессора.Регистр 6 управляет коммутацией информации, причем управление мультиплексорами осуществляется независимо, т.е. на их выходах могут формироваться сигналы с различных информационных направлений. Для этого регистр 6 условно разделен на й -К+1 И -разрядных групп (по числу мультиплексоров 5 и с учетом первого мультиплексора 4). Разрядность групп 11 определяется из условия где М+3 - число информационных входов мультиплексоров,М - количество входов 9.С целью уменьшения разрядностирегистра 6 мультиплексоры 5 могутбыть для конкретных реализацийпроцессора объединены в группы, каж 5 1 О 15 20 25 30 35 46+3)-й информационный вход 1 п -го муль-, типлексора подключен к выходу (я 1+ +-1)-го разряда регистра первого операнда, информационный вход и синхровход которого подключены соответственно к входу первого операнда .и входу записи первого операнда входа кода операции микропроцессора.Э дая из которых управляется соответствующими выходами регистра б (фиг.2),По информационным входам 9 с раз-, личных направлений на входы мультиплексоров 4 и 5 поступают информационные слова, предназначенные для редактирования. Эти информационные слова в общем случае состоят из двух частей: части, предназначенной для обработки в арифметико-логическом устройстве 1, и части, которая не подвергается обработке в арифметикологическом блоке 1, Редактирование информации заключается при этом в изменении как первой, так и второй частей информационных слов в соответствии с конкретным алгоритмом редактирования.Процессор работает следующим образом.Перед началом операции редактирования управляющим сигналом со входа 8 в регистр 7 заносится информация (константа), которую предполагают использовать в процессе редактирования, а в регистр 6 - коды, управляющие мультиплексорами 4 и 5. Эти коды позволяют подключить один из Я+3 информационных входов мультиплексоров на их выходы. В результате на выходах мультиплексоров формируется новое информационное слово (например, на выходы мультиплексора 4 поступает информация от 1 младших разрядов регистра 2, на выходы первого и второго мультиплексоров 5 информация с К +1 и К +2 разрядов регистра 7 и т.д. в соответствии с программой редактирования).Затем по входу 8 поступают управляющие сигналы, задающие операцию в арифметико-логическом устройстверектор В.Бутяг 2/54 Тираж 673 ВНИИПИ Государственного по делам изобретений 113035, Москва, Б, Рауака Подписноомитета СССР открытииская наб., д.4 иал ППП "Патент", гУжгород, ул Проектная,1 и определяющие, куда будет записана обработанная информация: в регистр 2 .или (и) в блок 3 памяти, .Полученное в соответствии с вы 1211745 4полняемой операцией редактирования информационное слово выдает-ся на выход 13 процессора.