Операционный модуль

СОЮЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК П 9) ( 1511 С 06 Р 15/О АН ИЯ ВТОРСН лоство СССР о ССС1981 ет- е- выГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ ОП С Е ИЗОБРЕ СВИДЕТЕЛЬСТВУ(71) Рыбинский авиационный техногический институт(56) 1. Авторское свидетельУ 842789, кл, 0 Об Р 7/00. 1980.2. Авторское свидетельств РМ 894714, кл. О 06 Г 15/00,(54)(57) ОПЕРАЦИОННЫЙ МОДУЛЬ, содержащий первый и второй. триггеры, входы синхронизации которых подключенык входу синхронизации модуля,о т л и ч а ю щ н й с я тем, что,с целью расширения области применения за счет реализации модулем возможности адаптации к решаемой задаче,. в него введены первая и втораягруппы элементов 2 И-ИЛИ-НЕ по четыре элемента в каждой, элемент НЕ,первый и второй блоки памяти, группыинформационных входов, первые груп-пы адресных входов и входы разрешения записи которых соединены соответственно с группой информационныхвходов, с группой входов управленияи с управляющим входом модуля, вторыегруппы адресных входов первого и вто.рого блоков памяти подключены соответственно к выходам элементов, 2 ИИЛИ-НЕ первой и второй групп, первыеинформационные выходы первого и второго блоков памяти соединены соотвственно с первым входом первого элмента 2 И-ИЛИ-НЕ второй группы и с ходом переноса модуля, второй информационный выход первого блока памятисоединен с информационным входом первого триггера и с первым асинхроннымвыходом данных модуля, второй информационный выход второго блока памятисоединен с информационным входом второго триггераи с вторым асинхроннымвыходом данных модуля, первый входпервого элемента 2 И-ИЛИ-НЕ первойгруппы соединен с входом переносамодуля, первые входы вторых элементов 2 И-ИЛИ-НЕ первой н второй группсоединены соответственно с первым нвторым входами данных модуля, первыйвход третьего элемента 2 И-ИЛИ-НЕпервой группы соединен с выходомпервого триггера, с выходом переноса вправо модуля и с первым синхронным входом данных модуля, первыйвход третьего элемента 2 Й-ИЛИ-НЕвторой группы соединен с первым входом четвертого элемента 2 И-ИЛИ-НЕпервой группы, с выходом второготриггера и с вторым синхронным выходом данных модуля, первый вход четвертого элемента 2 И-ИЛН-НЕ второйгруппы соединен с входом переносавправо модуля, вторые входы первых,вторых, третьих и четвертых элементов 2 И-ИЛИ-НЕ первой и второй группсоединены соответственно с первым,вторым, третьим и четвертым входаминастройки модуля, третьи входы всехэлементов 2 И-ИЛИ-НЕ соединены с выходом элемента НЕ, вход которогосоединен с четвертыми входами всехэлементов 2 И-ИЛИ-НЕ и с входом управления режимом модуля.Изобретение относится к вычислительной технике и может найти применение при построении специализирован ных и универсальных ЭВМ.Известен микропроцессорный модуль,содержащий регистр-аккумулятор, четыре группы шин управления, входные ивыходные шины данных и функционального переноса направо и налево, а такжешину тактовых импульсов Г 1 3.Недостатком данного модуля являет 10ся широкое поле управления микрооперацией,Наиболее близким к предлагаемомупо технической сущности является микропроцессорный модуль, содержащий 15первый и второй триггеры, входы синхронизации которых соединены с шинойтактовых импульсов, четыре мультиплексора, первая группа шин управлениясоединена с информационными входамипервого мультиплексора, первый управ.ляющий вход которого соединен с первым управляющим входом второго мультиплексора, второй управляющий входкоторого соединен с входной шинойпереноса и вторым управляющим входомпервого мультиплексора, третий управляющий вход которого соединен с первой входной шиной данных и третьимуправляющим входом второго мультиплексора, четвертый управляющий входкоторого соединен с выходной шинойобратной связи, первой выходной шиной данных, выходом триггера нулевогоразряда и четвертым управляющим входом первого мультиплексора, выход 35которого соединен с первой выходнойшиной переноса, вторая выходная шинапереноса соединена с выходом третьего мультиплексора, первый управляющий вход которого соединен с входной шиной обратной связи и первым управляющим входом четвертого мультиплексора, второй управляющий вход которого соединен с первой выходнойшиной переноса и вторым управляющимвходом третьего мультиплексора, третий управляющий вход которого соединен с второй входной шиной данных итретьим управляющим входом четвертого мультиплексора, четвертый управляющий вход которого соединен с выходом первого триггера, второй вы-.ходной шиной данных и первым управляющим входом первого мультиплексора,информационные входы которого соединены с первой группой шин управления, информационные выходы второгои четвертого мультиплексоров соединены соответственно с-входами первого и второго триггеров, первая ивторая асинхронные шины данных соединены соответственно с Ь -входамипервого и второго триггеров 2 1.Недостатком известного модуляявляется невозможность адаптации крешаемой задаче. 65 Цель изобретения - расширение области применения модуля за счет реализации им возможности адаптации к решаемой задаче и выполнения различных операций в разных разрядах.Поставленная цель достигается тем, что в операционный модуль, содержащий первый и второй триггеры, входы синхронизации которых подключены к входу синхронизации модуля, введены первая и вторая группы элементов 2 И-ИЛИ-НЕ по четыре элемента в каждой, элемент НЕ, первый и второй блоки памяти, группы информационных входов, первые группы адресных входов и входы разрешения записи которых соединены соответственно с группой информационных входов, с группой входов управления и с управляющим входом модуля, вторые группы адресных входов первого и второго блоков памяти подключены соответственно кыкодам элементов 2 И-ИЛИ-НЕ первой и второй групп, первые информационные выходы первого и второго блоковамяти соединены соответственно с первым входом первого элемента 2 И-ИЛИ-НЕ второй группы и с выходом . переноса модуля, второй информационный выход первого блока памяти соединен с информационным входом первого триггера и с первым асинхронным выходом данных модуля, второй информационный выход второго блока памяти соединен с информационным входом второго триггера и с вторым асинхронным выходом данных модуля, первый вход первого элемента 2 И-ЙЛИ-НЕ первой группы соединен с входом переноса модуля, первые входы. вторых элементов 2 И-ИЛИ-НЕ первой и второй групп соединены соответственно с первым и вторым входами данных модуля, первый вход третьего элемента 2 ИИЛИ-НЕ первой группы соединен с выходом первоЪ"о триггера, с выходом переноса вправо модуля и с первым синхронным входом данных модуля, первый вход третьего элемента 2 ЙИЛИ-НЕ второй группы соединен с пер-. вым входом четвертого элемента 2 ИИЛИ-НЕ первой группы, с выходом второго триггера и с вторым синхронным выходом данных модуля, первый вход четвертого элемента 2 Й-ИЛИ-НЕ второй.группы соединен с входом переноса вправо модуля, вторые входы первых, вторых, третьих и четвертых элементов 2 Й-ИЛИ-НЕ первой и второй групп соединены соответственно с первым, вторым, третьим и четвертым входами настройки модуля, третьи входы всех элементов 2 И-ИЛИ-НЕ соединены с выходом элемента НЕ, вход которого соединен с четвертыми входами всех элементов 2 И-ИЛИ-НЕ и с входом управления режимом модуля.На чертеже изображена схема предлагаемого модуля.Операционный модуль содержит первый 1 и второй 2 триггеры, группу входов 3 управления, первый 4 и второй 5 входы данных, первый 6 и вто рой 7 асинхронные выходы данных, первый 8 и второй 9 синхронные выходы данных, вход 10 и выход 11 пере-. носа, вход 12 и выход 13 переноса вправо, вход 14 синхронизации, четы ре входа 15-18 настройки, вход 19 управления режимом, элемент НЕ 20, восемь элементов 2 Й-ИЛИ-НЕ 21-28, два блока 29 и 30 памяти, вход 31 разрешения записи и группу информа ционных входов 32Операционный модуль, предназначенный для реализации арифметико-логических операций, работает следующим образом. 20Двоичный код, подаваемый по группе входов 3 управления, определяет вид микрооперации, реализуемой иад . двумя операндами, один из которых находится в триггерах 1 и 2, а дру" 25 гой - на входах 4 и 5 данных. Количество входов управления определяется двоичным логарифмом количества микроопераций, выбранных иэ всего множества возможных микроопераций для решения данной задачи. Для прдготовки микропроцессорного модуля к реализации выбранного набора микро операций служит режим настройки, определяемый значением сигнала на входе 19 управления режимом. В этом З 5 режиме вторая группа адресных входов блоков 29 и 30 памяти соединяется через элементы 2 И-ИЛИ-НЕ 21,23,25, 27 и 22,24,26,28 с выходами 15,16 и 17,18 настройки соответственно. 40Для настройки операционного моду-, ля для реализации некоторой заданной микрооперации на группе входов 3 управления устанавливается код этой микрооперации, а на входах 15-18 настройки - один иэ возможных наборов значений операндов, переноса и сдвига вправо соединяется с микро- операции. При .этом на вход 15 подает" ся сигнал, представляющий собой в режиме настройки значение переноса, на вход 16 - значение разряда вход- його операнда, на вход 17 - значение триггеров 1 и 2, а на вход 18- значение переноса вправо. Одновременно на одной и другой парах разрядов группы информационных входов 32 устанавливаются значения результатов операций в соответствующих разрядах устройства и переноса в следующие разряды, После установки всех этих 60 данных на вход 31 разрешения записи поступает сигнал, производящий запись полученной информации в блоки 29 и 30 памяти. Аналогичнымобра-. зом осуществляется настройка опера ционного модуля при всех возможных наборах значений операндов и перено. сов для всего выбранного множества микроопераций.После настройки операционный модуль изменением сигнала.на входе 19 управления режимом переводится в режим вычисления, В этом режиме вторая группа адресных входов блоков 29 и 30 памяти соединяется .соответствующими выходами триггеров 1 и 2, входами 4 и 5 данных и входами 12 и 10 переносов. При этом на вторых выходах блоков 29 и 30 памяти и на асинхронных выходах б и 7 данных в соответ-, ствии с заданной на группе входов 3 управления микрооперацией формируется результат выполнения микрооперации в соответствующем разряде, а на первых выходах - значение сигналов переноса. Значение сигнала переноса с первого выхода блока 30 памяти поступает на выход 11 переноса. Та- . ким образом, значение результата в данном разряде и перенос в следующий разряд при заданной микрооперации являются. произвольными переключательными функциями четырех аргументов: сигнала на входе 4 или 5 данных соответствующего разряда, выходного сигнала соответствующего ра зряда, сигнала переноса, поступающего по входу 10 переноса или с первого выхода блока 29 памяти и сигнала переноса вправо,посту пающего с выхода второго или по входу 12 переноса вправо.По фронту тактового импульса, поступающего по входу 14 синхронизации на вход синхронизации триггеров 1 и 2, происходит запись результата микрооперации с асинхронных выходов 6 и 7 данных в триггеры 1 и 2. Этот результат поступает на,синхронные выходы 8 и 9 данных. Одновременно сигнал с выхода первого триггера 1 поступает на выход 13 переноса вправо. Результат, записанный в триггеры 1 и 2, остается неизменным до прихода фронта следующего тактового импульса.Для реализации другого подмножества микроопераций должен быть повторен процесс настройкиТаким образом, в предлагаемом модуле реализуется возможность адаптации к решаемой задаче путем прове дения соответствующей настройки определенной системы микрокоманд,а также предусмотрена возможность выполнения различных операций в разных раэ" рядах.Реализация таких воэможностей позволяет расширить область применения предлагаемого модуля. Так, например, на его базе можно построить многоразрядный адаптивный процессор с изменяющимся в процессе вычислений набором реалиэуемцх микроопераций.