Операционное устройство микропроцессорной вычислительной системы

(51 б Р 15/00 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬЗТР 9ОПИСАНИЕ ИЗОБРЕТЕНИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ поля блока микропрограммного управления, синхровход и вход переносакоторого соединены соответственно ссинхровходом устройства и выходомпереноса арифметико-логического блока, входы констант, кода операциии переноса которого подключены соответственно к выходам блока микропрограммного управления, о т л и -ч а ю щ е е с я тем, что, с цельюповышения проиэводительности, оносодержит элемент И и второй блокобмена информацией, причем первыйи второй входы и выход элемента Иподключены соответственно к синхровходу устройства, второму инверсномувыходу дешифратора и синхровходуарифметико-логического блока, управ.ляющий вход, информационные вход ивыход второго блока обмена информацией подключены соответственно к второму инверсному выходу дешифпатора,выходу ускоренного .переноса арифметико"логического блока и выходу устройства.(71) Специальное конструкторское бюро вычислительных машин(56) Авторское свидетельство СССР У 674025, кл. 6 06 Г 15/16, 1979.1 пге 1. Бегдев. 3000 Кейегепсе Маппа 1 1 пге 1. Согрогагдоп, Са 1 Иогпда, 1977.(54)(57) ОПЕРАЦИОННОЕ УСТРОЙСТВО МИК РОПРОЦЕССОРНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее первый блок обмена информацией, первый информационный вход-выходкоторого подключен к входу-выходу устройства, а второй информационный вход-выход и управляющий вход - соответственно к информационному входу-выходу арифметико" логического блока и первому инверсному выходу дешифратора, вход кото" рого соединен с выходом управляющего 801198532 АИзобретение относится к вычисли-тельной технике и может быть исполь.зовано в вычислительных устройствахразного назначения.Целью изобретения является повышение производительности устройства,На чертеже приведена структурнаясхема операционного устройства микропроцессорной вычислительной системы,Операционное устройство микропроцессорной вычислительной системысодержит блок 1 микропрограммногоуправления, арифметико-логическийблок 2, первый блок 3 обмена информацией, второй блок 4 обмена информацией, дешифратор 5, элемент И б ивход-выход 7.Арифметико-логический блок 2 сос"тоит из секционированных микропроцессорных элементов 8, количество кото-рых определяется разрядностью обрабатываемого слова, и схемы 9 ускорен -ного переноса. Микропроцессорныеэлементы 8 содержат внутреннюю память, состоящую из накапливающегорегистра и сверхоперативной памяти,Информационный вход-выход 10 этихэлементов подключен к второму информационному входу-выходу первого блока 3 обмена информацией, а выходы11 и 12 ускоренного переноса соединены с входами схемы 9 ускоренногопереноса н с информационным входом,второго блока 4 обмена информацией.Синхровходы микропроцессорных элементов 8 соединены с выходом элемента И 6, вход переноса младшей секции арифметико-логического блока,а входы переноса всех последующихсекций микропроцессорного арифметико-логического блока соединены соответственно с выходами схемы 9 ускоренного переноса. Другие входы микропроцессорных элементов 8 соединены соответственно с выходами 14 поляопределения кода операции и выходами15 Констант блока 1 микропрограммного управления. Схема ускоренного переноса соединена по входу с выходом13 поля переноса блока 1 микропрограммного управления и с выходами 11и 12 ускоренного переноса всех секционированных микропроцессорных эле"ментов 8. Выходы схемы ускоренногопереноса соединены соответственно5 О 5 20 25 30 35 45 55 с входами переноса секционированных микропроцессорных элементов 8, начиная со второй секции, и с входом 1 б блока 1 микропрограммного управления.Операционное устройство микропроцессорной вычислительной системы работает следующим образом.Работа устройства синхронизируется сигналом, поступающим через синхровход 17. Задним фронтом синхросигнала в блоке 1 микропрограммного управ ления формируется адрес слова микро- команды, подлежащей выполнению, По данному адресу считывается микрокоманда, и при помощи управляющих полей слова микрокоманды осуществляется управление работой устройства в течение данного машинного шага. Ариф-метико-логическому блоку 2 задается из полей текущей микрокоманды код операции по шине 4, константа или маска по шине 15 и входной перенос по шине 13, если это требуется текущей операцией. Управляющее поле той же микрокоманды дешифруется дешифратором 5, который формирует на своих инверсных выходах сигналы управление блоками 3 и 4 обмена информацией и настраивает их на прием"передачу. Оба блока обмена информацией постоянно подключены к входу- выходу 7 устройства. Так как одновременно может быть активным только один иэ выходов дешифратора 5, то, если блок 4 обмена информацией настроен на передачу информации на выход 7 устройства, блок 3 обмена информацией настроен на прием, или наоборот, Тогда в данном операционном устройстве происходит только передача на выход устройства информации с выхода арифметико-логического блока 2, так как блок 4 обмена информацией в качестве приемника не используется . Для арифметико-логического блока 2 внешними операндами являются данные на входной-выходной шине 10, шине 15 констант и шине 13 входного переноса, а внутренними операндами - содержимое внутренней памяти, т,е. содержимое накапливающего регистра или регистров сверхоперативной памяти микропроцессорных элементов 8. Арифметико-логический блок 2 формирует результат операции по значениям операндов в соответствии с кодом операции на шине 14 и с приСоставитель Л.Логачевар И.Рыбченко Техред З,Палий Корректор Л,Патай Тираж 709 Подписноесударственного комитета СССРам изобретений и открытийосква, Ж, Раушская наб., д. 4/ 7723/49ВНИИПИпо д113035,ак иал ППП "Патент", г. Ужгород, ул,Проектная, 4 1 сверхоперативной памяти и накапливающего регистра не изменяется.Вывод содержимого регистра сверхоперативной памяти на выход 7 устройства через второй блок 4 обмена информацией может использоваться и в пошаговом режиме работы микропроцессорной системы с целью визуального наблюдения при отыскании неисправностей, В данном случае средствами инженерного пульта микропроцессорной вычислительной системы формируются сигналы режима вывода содержимого регистра сверхоперативной памяти и номер выбранного регистра, которые передаются в блок 1 .микропрограммного управления, Ап 198532 Ьпаратура блока 1 микропрограммногоуправления вырабатывает по ним кодоперации на шине 14, константу010101 на шине 15 н управляющийкод на входе дешифратора 5.Таким образом, предлагаемое операционное устройство позволяет осуществить вывод на выход устройствасодержимого внутренней памяти сек ционированных микропроцессорных элементов без его разрушения за одинмашинный шаг. Это позволяет не только повысить производительность вычислительной системы, но и расши рить возможности диагностирования иуменьшить объем микропрограммной памяти.