Управляющая логическая машина

Номер патента: 1119022

Авторы: Бородина, Бутин, Евтодьев, Маковеев, Михайлов

Есть еще 1 страница.

Смотреть все страницы или скачать ZIP архив

Текст

(прототип),пятого и шестого элементов И, К+2 я-й информационные выходы запоминающего устройства соединены соответст венно с адресными входами мультиплексора, управляющий вход коммутации которого соединен с выходом четвертого элемента И, К+1 - и -й информационные выходы запоминающего устрой" ства соединены соответственно с адресными входами устройства вывода данных, вход синхронизации которого, соединен с выходом второго элемента И, К+1-й информационный выход запоминающего устройства соединен с первым входом элемента ЭКВИВАЛЕНТНОСТЬ, второй вход которого подключен к тактирующему выходу мультиплексора, выход элемента ЭКВИВАЛЕНТНОСТЬ подключен к второму входу первого элемента ИЛИ и через второй элемент НЕ - к второму входу пятого элемента И, выход которого соединен с вторыми входами элементов И группы, выход первого элемента И группы подключен к входу первого разряда счетчика адреса перехода, выходы элементов И группы, начиная с второго, подключены к первым входам соответствующих элементов ИЛИ группы, втоРые входы которых соединены с выходом первого элемента ИЛИ, а выходы подключены соответственно к входам разрядов счетчика адреса перехода, начиная с второго разряда, счетный вход счетчика адреса перехода и счетный вход счетчика адреса подключены к первому выходу блока синхронизации, второй выход которого соединен с вторым вхо дом второго элемента И, третий выход блока синхронизации соединен с вторыми входами третьего и шестого элел. 11 38 а, Ю.Н, Бутин, Л. Маковеев 88.8)свидетельство СССР6 Р 15/20, 1977.видетельство СССР6 Р 15/00, 1981 гоого,ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ВТОРСКОМУ СВИДЕТЕЛЬСТ(54) (57) 1. УПРАВЛЯЮ 1 ЦАЯ ЛОГИЧЕСКАЯМАШИНА, содержащая запоминающее устройство, устройство вывода данных,мультиплексор, группу элементов И,группу элементов НЕ, элементы И, НЕ,ИЛИ, элемент ЭКВИВАЛЕНТНОСТЬ, блоксинхронизации, 1-К-й информационныевыходы запоминающего устройства соединены с входами соответствующихэлементов НЕ группы, выходы которыхсоединены с первыми входами соответствующих элементов И группы, информационные выходы мультиплексора иустройства вывода данных являютсясоответственно первой и второй группами выходов машины, о т л и ч а ющ а я с я тем, что, с целью сокращения аппаратурных затрат, она содержит группу элементов ИЛИ, счетчикадреса и счетчик адреса перехода,причем выходы группы элементов НЕсоединены соответственно с входамипервого элемента И, выход которогоподключен к первым входам второгои третьего элементов И, к первомувходу первого элемента ИЛИ и к входупервого элемента НЕ, выход котороподключен к первым входам четверт 1119022 А1119022 ментов И, выходы которых соединены со-, соответственно с первым и вторым входами второго элемента ИЛИ, выход которого подключен .к входу разрешения записи счетчика адреса. перехода, выходы разрядов которого подключены соответственно к входам седьмого эле мента И, выход которого подключен к информационному входу устройства выводак второму входу четвертого элемента И и к третьему входушестого элемента И, четвертый выход блока синхронизации подключен к установочному входу счетчика адреса, выходы радрядов которого соединены с адресными входами запоминающего устройства.2. Машина по п. 1, о т л и ч а ю 51 О 15 20 25 тов И третьей группы соединены с30 входами устройства ввода, выходИзобретение относится к вычислительной технике и предназначено для решения задач логического управления технологическими процессами,Известна управляющая логическая машина, содержащая запоминающее уст" ройство, накапливающий сумматор, счетчик, устройства ввода, вывода и управления, элементы И, ИЛИ, НЕ 111.Однако данная управляющая логическая машина характеризуется тем, что переход к командам вывода может производится только по "1" (или только по "О") решения. При управлении малоинерционными объектами это приводит к увеличению аппаратурных затрат на запоминающее- устройство.Наиболееблизким к изобретению является управляющая логическая машина, содержащая запоминающее устройство, входы которого подключены к выходам накапливающего сумматора и к выходам счетчика старших разрядов адреса, выходы первой группы разрядов соединены с входами соотг ветствующих элементов НЕ группы и первыми входами соответствующих элементов И первой группы, выходы которых соединены с входами накапливающего сумматора, выходы, второй группы разрядов соединены с первыми входами соответствующих элементов И щ а я с я тем, что устройствовывода содержит регистр, дешифраторадреса и элементы НЕ, вход каждогоиз которых соединен с соответствующим выходом дешифратора, а выходподключен к синхронизирующему входусоответствующего разряда регистра,информационные входы разрядов регистра соединены с информационнымвходом устройства, тактовый входдешифратора адреса соединен с входом синхронизации устройства, информационные входы дешифратора адреса соединены соответственно с адресными входами устройства, выходыразрядов регистра являются соответственно информационными выходами устройства. 2второй группы группа выходов которых соединена с группой входов уст" ройства вывода, управляющий вход которого подключен к выходу триггера,синхронизирующий вход которогосоединен с выходом первого элемента И, первый вход которого подключен к первому выходу устройства управления,второй выход которого соеди"нен с первыми входами второго итретьего элементов И, выходы элементов НЕ группы подключены к входам четвертого элемента И, выходкоторого подключен к вторым входамэлементов И второй группы, первомувходу элемента ИЛИ и к входупервого элемента НЕ, выход которогоподключен к вторым входам первого ивторого элементов И и первым входамэлементов И третьей группы, вторыевходы которых соединены с выходамигруппы разрядов запоминающего устройства, выходы другой группы разрядов которого подключены к первым входамсоответственно первого и второгоэлементов ЭКВИВАЛЕНТНОСТЬ и к пер вым входам соответствующих элементов И второй группы, выходы элеменкоторого подключен к второму входувторого элемента ЭКВИВАЛЕНТНОСТЬ,3 11190выход которого соединен с 3 -входомтриггера и вторым входом первогоэлемента ЭКВИВАЛЕНТНОСТЬ, выход которого соединен с третьим входомвторого элемента НЕ, выход которого5подключен к второму входу элементаИЛИ, выход которого соединен с вторым входом третьего элемента И, выходкоторого подключен к входу переносанакапливающего сумматора, выходпереноса которого соединен с входомсчетчика, причем выход второго элемента И соединен с вторыми входамиэлементов И первой группы 2 1.Известное устройство,характеризуется тем, что при управлении малоинерционными объектами для переходак командам вывода по "1" и по "О"решения команда логической отработки в специальном разряде содержитпризнак вида перехода, Увеличениедлины команды приводит к увеличениюаппаратурных затрат на запоминающееустройство,Цель изобретения в . уменьшение ап 25паратурных затрат.Поставленная цель достигаетсятем, что управляющая логическаямашина, содержащая запоминающееустройство, устройство вывода данных, мультиплексор, группу элементовИ; группу элементов НЕ, элементы И,НЕ, ИЛИ, элемент ЭКВИВАЛЕНТНОСТЬ,блок синхронизации, 1-К-й информационные выходы запоминающего устройства соединены с входами соответст- З 5вующих элементов НЕ группы, выходы которых соединены с первыми входами соответствующих элементов Игруппы, информационные выходы мультиплексора и устройства вывода данных 4 Оявляются соответственно первой и второй группой выходов машины, содержит группу элементов ИЛИ, счетчик,причем выходы группы элементов НЕ 45соединены соответственно с входамипервого элемента И, выход которогоподключен к первым входам второгои третьего элементов И, к первомувходу первого элемента ИЛИ и к вхо Эду первого элемента НЕ, выход которого подключен к первым входамчетвертого, пятого и шестого элементов И, К +2 - и -й информационные выходы запоминающего устройства соедииены соответственно с адресными входами мультиплексора, управляющийвход коммутации которого соединен 22 4с выходом четвертого элемента И, 1+1 - н -й информационные выходы запоминающего устройства соединены соответственно с адресными входами устройства вывода данных, вход синхронизации которого соединен с выходом второго элемента И, К +1-й информационный выход запоминающего устройства соединен с первым входом элемента ЭКВИВАЛЕНТНОСТЬ, второй вход которого подключен к тактирующему выходу мультиплексора, выход элемента ЭКВИВАЛЕНТНОСТЬ подключен к второму входу первого элемента ИЛИ и через второй элемент НЕ - к второму входу пятого элемента И, выход которого соединен с вторыми входами ;элементов И группы, выход первого элемента И группы подключен к входу первого разряда счетчика адреса перехода, выходы элементов И группы, начиная с второго, подключены к первым входам соответствующих элементов ИЛИ группы, вторые входы которых соединены с выходом первого элемента ИЛИ, а выходы подключены соответственно к входам разрядов счетчика адреса пере- . хода, начиная с второго разряда, счетный вход счетчика адреса перехода и счетный вход счетчика адреса подключены к первому выходу блока синхронизации, второй выход которого соединен с вторым входом второго элемента И, третий выход блока синхронизации соединен с вторыми входами третьего и шестого элементов И, выходы которых соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого подключен к входу разрешения записи счетчика адреса перехода, выходы разрядов которого подключены соответственно к входам седьмого элемента И, выход которого подключен к информационному входу устройства вывода, к второму входу четвертого элемента И и к третьему входу шестого элемента И, четвертый выход блока синхронизации подключен к установочному входу счетчика адреса, выходы разрядов. которого соединены с адресными входами запоминающего устройства.Устройство вывода в машине содержит регйстр, дешифратор адреса и элементы НЕ, вход каждого из которых соединен с соответствующим выходом дешифратора, а выход подключен к синхронизирующему входу соот,Пример2 Эветствует послров 15 Дана функция у= Этой функции соотедовательность оператогде ; х., при Й;= 1,1 Оах при 6 = О,В исходном состоянии Фиксируетсяномер первой логической переменной( 1 = 1) и значение адреса перехода ( 5=0),Если 6 Фх, то ) = 4, припереходе к второму логическому условию ) = 3, при переходе к 3-му логическому условию 1 = 2, при переходек оператору )= 1, что свидетельствует о переходе не в соответствиис относительным адресом Ь и о равенстве значения функции О. Еслиф=х, 4,=х и Й,-х топри переходе к оператору 1= О, чтосвидетельствует о переходе в соответствии с относительным адресоми о равенстве значения функции 1.При конструировании программлогическим условиям обычно ставят, в соответствие команды условногоперехода, а операторам - команды изменения состояния различных элементовпамяти, В данном случае - командывывода информации на исполнительныеорганы (ИО).35При реализации аппаратуры меньшие затраты имеют место, когда фиксируется поразрядная инверсия значения Ъ; и вместо вычитания произво 40дится добавление единицы к соответствующему коду. При этом значение Функции равно 1, когда все разряды двоичного кодаравны единицам, а в случае нуля в младшем разряде значение45функции равно 0Работа управляющей логическоймашины осуществляется по командам,записанным в запоминающем устройстве., Известно два типа команд: команды логической обработки и вывода, соответствующие логическим условиям и операторам в выражении (1).Команды логической обработки характеризуются наличием хотя бы одной единицы в разрядах х - М , при 55этом в данных разрядах фиксируется относительный укороченный адресусловного перехода. В разряде 2 8команды логической обработки хранится признак сравнения, в разрядахх к+ - х - код адреса опрашиваемого (на сравнение) аргумента.В случае эквивалентности содержимого разрядах+с кодом аргументапроизводится переход в следующейкоманде, в противном случае - переходк команде в соответствии с относительным укороченным адресом условного перехода.Команды вывода характеризуютсяналичием только нулей в разрядах х-хк. При этом в разрядах х- ххранится код адреса вывода.После включения питания на входустановки в ноль счетчика 21 адреса поступает сигнал от блока 16 иустанавливает его в нулевое (исходное) состояние. По нулевому адресув запоминающем устройстве хранится команда вывода, в адресной частикоторой записан нулевой (нерабочийадрес).По команде вывода счетчик 19адреса перехода устанавливается вследующее (исходное) состояние; 0 -в первом разряде, 1 в остальных разрядах,Первой командой при вычисленииФАЛ является команда логическойотработки первой логической переменной. Сигнал, являющийся признакомкоманд логической обработки, формируется на выходе элемента НЕ 5при помощи элемента И 4 и группы 3элементов НЕ, на входы которых поступают сигналы с выходов м - хзапоминающего устройства 1.Этот сигнал на элементе И 9 совпадает с сигналом от элемента И 20,который появляется при наличии единицы во всех разрядах счетчика 19 адреса перехода,и через мультиплексор 6 разрешает опрос датчиков по адресу,поступающему с выходов х - хКроме того, сигнал от элемента НЕ5 при совпадении с сигналом отэлемента И 20 и третьим синхросигналом от блока 16 на элементе И 13разрешает через элемент ИЛИ 15 параллельную запись в счетчик 19 адре.са перехода.Параллельная запись осуществляется в соответствии с результатом срав"нения копа, вводимого из мультиплексора 6, с кодом, содержащимся в х +,разряде запоминающего устройства 122 10 11190 9При эквивалентности этих кодовсигнал с выхода элемента ЭКВИВАЛЕНТНОСТЬ 2 через элемент ИЛИ 14 пос"тупает на входы элементов ИЛИ группы18 и далее на входы параллельной за 5писи счетчика 19 адреса перехода ипо сигналу разрешения записи с эле"мента ИЛИ 15 устанавливает его разряды, начиная со второго, в единицу.Первый разряд счетчика 19 адресаперехода при этом устанавливается вноль вследствие того, что сигнал сэлемента ЭКВИВАЛЕНТНОСТЬ 2, инвертированный элементом НЕ 10, закрываетэлемент И 11 и элементы или группы 18,15По следующему синхросигналу (первому) осуществляется добавление единицы к коду в счетчике 19 адресаперехода и в счетчике 21 адреса.Если следующей командой является 20команда логической обработки, то про= изводится опрос и анализ значениявторой логической переменной.При отсутствии эквивалентности этих кодов сигнал с элемента НЕ 10, после совпадения с сигналом от элемента НЕ 5 на элементе И 11, поступает на входы группы 17 элементов И разрешая запись через группу 18 элементов ИЛИ инверсного значения . разрядов х - х запоминающего усторойства 1 в счетчик 19 адреса перехода.Далее в счетчике 19 и 21 происходит отсчет команд путем добав 35 ления единицы к кодам, записанным в этих счетчиках, по первому синхро сигналу от блока 16 до перехода к команде в соответствии с кодом относительного укороченного адреса условного перехода, о чем свидетельствует наличие единиц во всех разрядах, счетчика 19 адреса перехода. Если следующей командой является команда логической обработки, то работа про 45 должается как описано выше до попа" дания на команду вывода.Сигнал, являющийся признаком команд вывода, формируется на выходе элемента И 4 при помощи группы 35 О элементов НЕ, на входы которых поступают разряды М -х запоминающего устройства 1. По первому синхросигналу от блока 16, поступающему на счет-, ные входы счетчика 19 адреса перехода и счетчика 21 адреса, коды в этих5 счетчиках увеличиваются на единицу. Сигнал с элемента И 4 после совпадения с вторым синхросигналом от блока 16 на элементе И 8 разрешает передачу кода адреса вывода в устройство 7 вывода для подачи сигнала с выхода элемента И 20 на исполнительные органы (ИО) . Наличие единиц во всех разрядах счетчика 19 адреса перехода и 1появление сигнала на выходе элемента И 20 говорит о том, что значение функции равно .1, в ином случае значение функции равно О. По второму синхросигналу от блока 16 в устройстве 7 вывода фиксируется значение реализованной функции в соответ" ствии с адресом вывода для передачи на исполнительные органы (ИО).Кроме того, сигнал с выхода элемента И 4 проходит через элемент ИЛИ 14, через группу 18 элементов ИЛИ на входы счетчика 19 адреса запоминающего устройства, а вследствие инвертирования элементом НЕ 5 закрывает элемент И 11, группу 17 элементов И. Этот сигнал, после совпадения с третьим синхросигналом от блока 16 на элементе И 12, проходит через элемент ИЛИ 15 на вход разрешения записи счетчика 19 адреса перехода.При этом в счетчик 19 записывается код: 0 - в первом разряде, 1 в остальных разрядах. Таким образом схема подготовлена к вычислению следующей ФАЛ.При подаче питания идущим мульти- вибратором 26 Формируется импульс, который устанавливает счетчик 21 адреса в нулевое состояние.Одновременно при подаче питания запускается генератор 25, импульсы с которого поступают на счетный вход счетчика 27, связанного выходами с дешифратором 28, который формирует синхросигналы на первом, втором и третьем выходах блока 16.Длительность импульса на мультивибраторе определяется временем прохоздения трех и более синхросигналов, по которым осуществляется .выполнение команды вывода и тем самым усяановка счетчика 19 адреса перехода в исходное состояние 0 в первом разряде, 1 в остальных разрядах.Предлагаемая машина позволяет сократить аппаратурные затраты на запоминающее устройство за счет уменьшения длины команды на один разряд благодаря введению трех элементов И, элемента ИЛИ, группы элементов ИЛИ, счетчика адреса перехода, счетчика адреса с соответствующими связями, при этом не используются такие элементы как, например нака ппив ающий сумматор со с четчикомстарших разрядов адреса, триггер, элемент ЭКВИВАЛЕНТНОСТЬ базов ой машины,1119022 Составитель А. Жереноведактор Н.Воловик Техред С,Мигунова Корректор В,. Гирня нЗаказ 7455(37ВНИИПИ 5 1303 ул. Проектная, 4 тент" Уж Госуд делам Москв ираж 698рственногозобретенийЖ, Рауш Подлмитета СССРоткрытийая наб., д

Смотреть

Заявка

3587616, 05.05.1983

ОРГАНИЗАЦИЯ ПЯ А-3500

БОРОДИНА ЛАРИСА АРКАДЬЕВНА, БУТИН ЮРИЙ НИКОЛАЕВИЧ, ЕВТОДЬЕВ АРКАДИЙ ИГОРЕВИЧ, МАКОВЕЕВ ОЛЕГ ЛЕОНИДОВИЧ, МИХАЙЛОВ ВИКТОР СЕРГЕЕВИЧ

МПК / Метки

МПК: G06F 15/00

Метки: логическая, управляющая

Опубликовано: 15.10.1984

Код ссылки

<a href="https://patents.su/9-1119022-upravlyayushhaya-logicheskaya-mashina.html" target="_blank" rel="follow" title="База патентов СССР">Управляющая логическая машина</a>

Похожие патенты