Операционное устройство микропроцессора

. соедин ляюще ГОСУДЮ СТВЕННЫй НОМИТЕТ СССР. ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ 9 АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) . Авторское свидетельство СССР В 647025, кл . О 06 Р 15/16, 1979 .2. Авторское свидетельство СССР У 64499, кл. С Об Р 15/16, 1978 (прототип).(54)(57) ОПЕРАЦИОННОЕ УСТРОЙСТВО МИКРОПРОЦЕССОРА, содержащее регистр состояний, блок регистров общего назначения, блок обмена информацией, регистр результата, сумматор, коммутатор, блок синхронизации, первый буферный регистр, регистр микрокоманд, вход которого являет" ся управляющим входом устройства, .а выход соединен с входом дешифратора микрокоманц, входы в выхо регистра результата, блока регистров общего назначения, блока обмена информацией соединены через внутреннюю магистраль с первым информационным входом и выходом коммутатора и сумматора соответственно, выход которого соединен с информационным 801164719 входог регистра состояний, второй информационный выход регистра результата соединен с вторым информационным входом коммутатора, выход регистра состояний соединен с входом первого буферного регистра, выход которого является выходом состояний устройства, о т л и ч а - ю.щ е е с я тем, что, с целью повышения быстродействия, оно содержит регистр управляющего кода, второй буферный регистр, первый информационный вход которого соединен с выходом коммутатора, а синхронизирующий вход - с выходом блока синхронизации, информационный вход регист- о ра управляющего кода соединен с выходом дешифратора микрокоманд, выход второго буферного регистра соединен с вторым информационным входом сум, матора, выход блока синхронизации соединен с управляющим входом регистра управляющего кода, управляющие входы регистра состояний, сумматора, второго буферного регистра, коммута - регистра результата, блока рев общего назначения, блока синх ации и блока обмена информациейены с выходом регистра управго кода.Изобретение относится к вычислительной технике, в частности к микропроцессорным вычислительным системам.Известна микропроцессорная вычисли 5 тельная система, содержащая блок .ф арифметических операций, регистр результата, регистр состояния, регистр микрокоманд, дешифратор, микрокоманд, блоки обмена информацией, блоки регистров общего назначения, блок формирования внутреннего рабочего цикла, блок автономного управления асинхронным обменом, блок15 расширения разрядности с соответствуищиа связяни Ц .Недостатком этого устройства явля - ются падение быстродействия при расширении разрядности из-за необ 20 ходимости формирования сигнала разрешения выдачи сформированных в блоке арифметических операций сигналов переноса и при выборе внутренних регистров для считывания и записи ин 25 , формации, возникающее вследствие того, что времена выборки для различных регистров не одинаковые, а время на выборку, задаваемое блоком формирования внутреннего рабочего цикла, фиксировано. Кроме того, в этом устройстве неэффективно используются микрокоманды для задания режима его работы и отсутствует возможность обработки половины слова,Наиболее близким к изобретению 35 по технической сущности является устройство, содержащее регистр состоя-, ний, блок регистров общего назначения, блок обмена информации, соединенные между собой двусторонними ин формационными связями и подключен - ные информационными выходами к информационному входу регистра результата, информационные входы регистров состояния и результата и блоков 45обмена информацией и регистров обще -го назначения соединены с выходомсдвигателя, вход которого подключенк первому выходу блока арифметических и логических операций, второй 50 выход которого соединен с входом регистра состояний, выход которого через буферный регистр подключен к первому выходу устройства, управляющий вход которого через регистр микроко манд соединен с первым входом дешифратора микроопераций, выход которого подключен к управляющим входам регист ра состояний,сдвигателя, блока арифметических и логических операций, блока формирования рабочего цикла, регистра результата, блока регистров общего назначения, блока обмена информацией, блока автономного управления асинхронным обменом, блока расширения разрядности, буферного регистра, первый, второй и третий входы блока формирования рабочего цикла подключены соответственно к второму, третьему и четвертому входам дешифратора микроопераций,четвертый выход соединен с входом синхронизации регистра микрокоманд, пятый и шестой выходы подключены соответственно к первому и второму входам блока автономного управления асинхронным обменом, седьмой выход соединен с вторым выходом устройства, а первый вход соединен с первым входом устройства, первый и второй выходы блока автономного управления асинхронным обменом соединены соответственно с первым и вторым входами блока обмена информацией, третьи и четвертые входы - к третьему и четвертому выходам устройства, четвертый вход и пятый выход которого соединены соответственно с третьим входом и выходом блока обмена информацией, третий выход блока арифметических и логических операций соединен с первым входом блока рас - ширения разрядности,:второй и третий входы которого соединены соответственно с пятым и шестым входами устройства а первый и второй выхоФды подключены соответственно к шестому и седьмому выходам устройства, а также регистр режима и коммутатор, выход которого подключен к пер. вому входу блока арифметических и логических операций, вход коммутатора соединен с выходом регистра ре. зультата, информационные входы коммутатора, регистр режима и блока формирования рабочего цикла соединены с информационными выходами блоков обмена информацией, регистров общего назначения, регистра состояния, сдвигателя, управляющие входы коммутатора и регистра режима подключены к выходу дешифратора микроопераций, пятый вход дешифратора микро- операций, четвертый вход блока расширения разрядности и второй вход блока формирования рабочего цикла подключены к выходу регистра режи79 4мацией соединены с.выходом регистра управляющего кода.На чертеже представлена блок-схема предлагаемого устройства.Схема содержит буферный регистр, регистр .2 состояний, сумматор 3, второй буферный регистр 4, коммутатор 5, регистр 6 результата, блок 7 регистров общего назначения, .блок 8 обмена информацией, регистр 9 микро- команд, дешифратор 10 микрокоманд, регистр 11 управляющего кода, блок 12 синхронизации, внутреннюю магистраль 13, выход 14 состояний, информа.ционный вход-выход 15, В операциях над одним двоичным числом - операндом (инверсия, дополнение, сдвиги и т.п.этот операнд поступает на первые информационные входы коммутатора 5 через внутреннюю магистраль 13 устройства из регистра 6 результата, либо из регистра блока 7 регистров.общего назначения, либо иэ блока 8 обмена информацией, В последнем случае операнд поступает в блок 8 обмена информацией через вход-выход 15.ВВ операциях над двумя операндаж (сложение, вычитание, логические операции и т.п.).первый операнд также поступает на первые информационные входы коммутатора 5, а в качестве второго операнда используется содержимое регистра 6 результата, которое поступает на вторые информационные входы коммутатора 5, где происходит первичное преобразование операндов и на выходах коммутатора 5 поразрядно Формируются значения Функций соответствующих микроопераций. Так, например, при выполнении микрокоманды сложения.операндов А и В на выходах Р и 0 -го разряда коммутатора Формируются логическая сумма и произведение -х разрядов операндов: Р=А+В; О=А В .Информационные выходы коммутато" ра 5 поразрядно соединены с соответствующими информационными входами регистра 4, в котором преобразованные операнды сохраняются во время фазы исполнения микрокоманды, позволяя освободить внутреннюю магистрапь 13 от операнда и подготовить ее в это время к записи результата микрооперации.Информационные выходы регистра 4 поразрядно подключены к информа 364ма, третий .выход блока. расширенияразрядности соединен с вторым входом блока арифметических и логических операций, пятый вход и четвертый выход подключены соответственно к седьмому входу и восьмому выходу устройства, управляющий выходблока арифметических и логическихопераций соединен с соответствующимуправляющим входом блока расширения 10разрядностч 2,Недостатком устройства являетсямалое быстродействие,Цель изобретения - повышение бы 5стродействия,Поставленная цель достигаетсятем, что устройство, содержащее регистр состояний, блок регистров общего назначения, блок обмена информацией, регистр результата, сумматор,20коммутатор, блок синхронизации, первый буферный регистр, регистр микрокоманд, вход которого является управляющим входом устройстваа выход125соединен с входом дешифратора микрокоманд, входы-выходы регистра результата, блока регистров общего назначения, блока обмена информациейсоединены ерез внутреннюю магистральс первым информационным входом и выходом коммутатора и сумматора соот. ветственно, выход которого соединен с информационным входом регистрасостояний, второй информационный выход регистра результата соединен. с 35вторым информационным входом коммутатора, выход регистра состояний сое.динен с входом первого буферного регистра, выход которого является выходом состояний устройства, содержит 40регистр управляющего кода, второйбуферный регистр, первый информационный вход которого соединен с выходом коммутатора, а синхронизирующийвход - с выходом блока синхрониза. - 45ции, информационный вход регистрауправляющего кода соединен с выходомдешифратора микрокоманд, выход второго буферного регистра соединен свторым информационным входом сумматора, выход блока синхронизации соединен с управляющим входом регистрауправляющего кода, управляющие вхо- .ды регистра состояний, сумматора,второго буферного регистра, коммута-. 55тора, регистра результата, блока регистров общего назначения, блокасинхронизации и блока обмена инфор- .ционным входам сумматора 3, в котором завершается с учетом переносов иэ младших разрядов обработка операндов и форьаруется результат ьокрооперации, выдаваемый на первые информационные выходы сумматора Э, поразрядно подключенные к внутренней магистрали 3, В фазе записи результат микрооперации через двунаправленные выводы помещается в регистр 6 результата или в один из регистров блока 7 регистров общего назначения соответственно, либо через двунаправленные выводы выдается в блок В обмена информа- цией и далее через вход-выход 15 устройства в двунаправленную информационную шину данных микропроцессорной вычислительной системы.По результату. выполнения микрооперации в сумматоре 3 формируется двоичный код признаков состоя ния, в том числе признаки равенства результата нулю, переполнения разрядной сетки, знаковый и т.п. Признаки состояния выдаются из сумматора 3 по его вторым информационным выходам в регистр 2 состояния, а из последнего через блок 12 по вторым выводам устройства поступают на выход 14.Иикрокомандш, формируемые устройством микропрограммного управ 1164719 Введение регистра управляющего .20 кода и регистра коммутатора позволяет сделать длительность цикла исполнения микрокоманды равнойт =Т +Т +Т и+Тг.в сЧ Иси зап грЗ Дпительность цикла известногоустройства выражается следующей за- висимостью Т,=Т "Т, ТТ кгОтсюда видно, что цикл предлагаемого устройства короче и, следовательно, оно более быстро-, действующее. бления (не показан), поступают в регистр 9 микрокоманд и, далее, на входы дешифратора 10 микрокоманд . Дешифрированная микрокоманда (управля ющий код) поступает на информационные входы регистрауправляющегокода. Управляющий код очередной микрокоманды хранится в регистре 11 втечение фаз считывания, исполнения 1 б и записи, что позволяет в это жевремя принимать и дешифрировать следующую микрокомаиду. Синхронизацияприема и выдачи информации в регистре 11 управляющего кода и 15 регистре 4 осуществляется сигналами из блока 12 синхро-,низации.41164719 Составитель В.ЕвстигнеевРедактор Л.Авраменко Техред М.Пароцай Корректор Е.Сирохман одписн Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 каэ 4188/46 Тираж 7 ВНИИПИ Государстве но делам иэобрет 113035, Москва, Ж, Р