Микропроцессор

(19) (1) 0 С 06 Р 15/00 АНИЕ ИЗОБРЕТЕ ТОРСКОМУ С ТЕЛЬСТ(56) 1, "Электроник аизманский че 979,3,с. 23-34.2. Прангиш ры и микро-ЭВ с. 69-81,3. Березен Назарьян А.Р. ли И.В. Мик М., "Энерг процессо 1979, о А.И.,Коряги Микропроцессо пленного быстр ио и связь ототип),ш" н А.Н.,рныеодейсткомплекты повь вия". М., "Рад с. 122-131 (пр ов И,и дваый входГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(54)(57) МИКРОПРОЦЕССОР, содержащийоперационный блок, блок микропрограммного управления, память микропрограмм и генератор тактовых импульсов, причем выход генератора тактовых импульсов соединен с входамисинхронизации операционного блока иблока микропрограммного управления,выход признаков которого соединенс входом переноса операционного блока, информационный и адресный выходыкоторого являются соответственно информационным и адресным выходами микропроцессора, вход внешних данныхоперационного блока соединен с вхо. -дом кода команды блока микропрограммного управления и является входомвнешних данных микропроцессора, выходпереноса операционного блока соединен с входом признаков блока микропрограммного управления, выходы разрядов адреса колонки.микрокомандыи старших разрядов адреса строкимикрокоманды которого соединены соответственно с входами разрядов адреса колонки и старших разрядов адреса строки памяти микропрограмм, выходы поля управления переходом, поля управления занесением и хранением флажков и поля управления выдачей флажков которой, соединены соответственно с входами управления перехо-. дами, управления занесением и хранением флажков и управления выдачей флажков блока микропрограммного,управления, выход поля управления вне ним объектом памяти микрекоманд является управляющим выходом микропроцессора, о тл и ч а ю щ и й с я тем, что, с целью сокращения оборудования, он содержит два регистра, коммутатор, два дешифратора,блок формирования константы, содержащий груп- Юпы элементов И и элементов ИЛИ, блок формирования адреса условного перехода, содержащии группу элементдва элемента ИЛИ, элемент, НЕтриггера, причем информационнпервогорегистра соединен с входомвнешпих данных микропроцессора, входы синхронизации первого, второгорегистров и первого триггера соединены с выходом генератора тактовыхимпульсов и с входом элемента НЕ,выход которого соединен с входомсинхронизации второго триггера, выход первого регистра соединен с пер-вым информационным входом коммута- фтора, выход которого соединен с входом кода операции операционного блока, управляющий вход коммутатора сое"динен с первым выходом второго дешифратора, второй выход которого соединен с входомчтения-записи первогорегистра, второй информационный вход17111902дешифратора (бит микрокоманды УК=1)на всех его выходах 48-50 имеютсянулевые сигналы. Управляющие сигналы на выходах 48-50 дешифратора появляются при наличии нулевого сигналана входе 46 дешифратора (бит микрокоманды УК=О). При этом наличие единичных сигналов на входах 47 дешифратора, поступающих из поля К микрокоманды, обуславливает появление уп- Оравляющих сигналов на соответствующих выходах 48-50 дешифратора.Коммутатор 9 (фиг. 5) работаетследующим образом. При наличии поступающего из второго дешифратора 6 единичного сигнала на первом или второминформационных входах первой группывходов коммутатора первый элементИЛИ 51 разрешает передачу информации,поступающей с соответствующих входов 2056 коммутатора на вторые входы элементов И-ИЛИ 53 первой группы элементов И-ИЛИ, на соответствующие выходыкоммутатора.При отсутствии единичного сигнала 25на втором и третьем входах 50 коммутатора на соответствующие выходы 28 коммутатора передается информация, поступающая на четвертые входы эле.ментов И-ИЛИ 54 второй группы эле- ЗО ментов И-ИЛИ с соответствующих входов 55 второй группы входов коммутатора.Блок 11 формирования адреса условного перехода (фиг. 6) работает следующим образом. На входы 65 блока поступают сгналы с регистра8 перехода. На вх 1 29 блока поступает сигнал выходного переноса из операционного блока 3, На входы 65 40 блока поступают сигналы с выхода первого дешифратора 5. В каждый . момент времени единичный сигнал присутствует не более чем на одном входе 65 блока. Единичный сигнал, поступающий с одного из входов 65 блока, опрашивает состояние соответствующего триггера регистра 8 перехода или выходной перенос операционного блока 3. Если соответствующий триггер регистра 8 или выходной перенос установлен (имеется 8условие перехода), то на выходе первого элемента ИЛИ 58 установитсяединичный потенциал, и по спадусинхросигнала, поступающего на вход25 блока, установится (останется вединичном состоянии) первый триггер60. При отсутствии единичного потенциала на выходе первого элементаИЛИ 58 (отсутствует условие переходаили условие перехода не опрашивается)по спаду синхросигнала, поступающегона вход 25 блока, первый триггер 60не установится (сбросится). По фронту синхросигнала состояние первоготриггера 60 перепишется во второйтриггер 61. На вход 39 блока с выхода блока 2 микропрограммного управления поступает младший бит адресастроки, вырабатываемый вторым элементом ИЛИ 59 и поступающий на выход66 блока 11 формирования адреса перехода (установлен второй триггер 61).Блок 10 формирования константыК (фиг. 7) работает следующим образом. Константа К, поступающая на вход29 операционного блока, может принимать следующие значения: все единицы; все нули; содержимое поля Кмикрокоманды,При наличии на входе 46 блокаединичного сигнала (бит микрокоманды УК) на вход 49 блока поступаетнулевой сигнал, формируемый вторымдешифратором 6. В этом случае константа, поступающая с выходов памяти 1микропрограмм на входы 47 блока(содержимое поля К микрокоманды),через элементы И 67 и элементы ИЛИ 68поступает на выходы 27 блока. Приналичии на входе 46 блока нулевогосигнала (бит микрокоманды УК=О)на вход 49 блока поступает с второго дешифратора 6 единичный или нулевой сигнал (в зависимости от содержимого бита К/М микрокоманды) иэлементы И 67 формируют на выходах27 блока соответственно константуиз всех единиц или из всех нулей.Применение предлагаемого изобретения позволяет достичь существеннойэкономии памяти микропрограмм по сравнению с прототипом,1119021 Составитель Ю, Ланцовдактор О. Колесникова Техред И.Асталош Корректор В,Гирня Подпис Тираж 698 ударственного ком изобретений и,о ва, Ж, РаушскаЗаказ 7455/37ВНИИПИ Госпо делам113035, Моск тета СССкрытий 4/5 иал ППП "Патент", г. Ужгород, ул, Проектная,11 коммутатора соединен с выходом поля операции памяти микропрограмм, выход поля управления константой которой соединен с первыми входами элементов И группы блока формирования константы .и с первым входом второго дешифратора, третий выход которого соединен с первыми входами элементов ИЛИ группы блока формирования константы, вторые входы которых соединены соответственно с выходами эле. ментов И группы блока управления константой, вторые входы которых соединены с выходами поля константы памяти микропрограмм и с вторым входом второго дешифратора, выходы элементов ИЛИ группы блока формирования константы соединены с входами кода маски операционного блока, ,вход младшего разряда адреса строки памяти микропрограмм соединен с выходом второго элемента ИЛИ блока формирования адреса условного перехода, первый и второй входы которого соединены соответственно с выходом второго триггера и с выходом младшего разряДа адреса строки блока микро 19021программного управления, вход загрузки адреса микрокоманды которого соединен с первым выходом первого дешифратора, первая группа выходов которого соединена с входами установки-сброса второго регистра, выходы которого соединены соответственно с первыми входами п -элементов И группы блока формирования адреса условного перехода, первый вход (ь+1)-го элемента И группы блока формирования адреса условного перехода соединен с выходом переноса операционного блока, вторая группа выходов первого дешифратора соединена с вторыми входами (и+1) элементов И группы блока формирования адреса условного перехода, выходы которых соединены с входами первого элемента ИЛИ блока формирования адреса условного перехода, выход которого соединен с информационным входом первого триггера, выход которого соединен с информационным . входом второго триггера, выход поля начальной установки памяти микропрограмм соединен с входом первого дешифратора.Изобретение относится к областивычислительной техники и может бытьиспользовано для управления работой различных периферийных устройств электронных цифровых вычисли тельных машин.Известно устройство, содержащее арифметико-логический блок, блок микропрограммного управления, синхронизирующий контроллер 1 .Недостатком этого устройства является большая потребляемая мощность и высокая стоимость, поэтому его использование для управления простыми низкоскоростными и среднескоростными периферийными устройствами неэффективно.Известно устройство, содержащее арифметико-логический блок, блок управления, генератор синхросигна лов С 23.Недостатками этого устройства является высокая стоимость электропита ния, поскольку необходимы три номинала электропитания, и низкое быстродействие, что не позволяет эффективно испольэовать его для управления среднескоростными устройствами (например, дисплеем),Наиболее близким по технической . сущности к предлагаемому является микропроцессор, содержащий операционный блок, блок микропрограммного управления, память микропрограмм и генератор тактовых импульсов, причем выход генератора тактовых импульсов соединен с входами сикрохронизации операционного блока и блока микропрограммного управления, выход признаков которого соединен с входом переноса операционного блока, информационный и адресный выходы которого являются соответственно информационным и адресным выходами микропроцессора, вход внешних данных операционного блока соединен с входом кодакоманды блока микропрограммного управления и является входом внешнихданных микропроцессора, выход переноса операционного блока соединен свходом признаков блока микропрограммного управления, выходы разрядов адреса колонки микрокоманды и старшихразрядов адреса строки памяти микропрограмм, выходы поля управленияпереходом, поля управления занесением и хранением флажков и поля управления выдачей флажков которой соединены соответственно с входами управления переходами, управления занесением и хранением флажков и управления выдачей флажков блока микропрограммного управления, выход поляуправления внешним объектом памятимикрокоманд является управляющим выходом микропроцессора 3 1. Недостатком этого устройстваявляется следующее. Используемыефункции управления адресом блокамикропрограммного управления даютвозможность перехода (условного ибезусловного) к довольно ограниченному множеству адресов микрокоманд,причем внутри этого множества условные переходы имеют нерегулярнуюструктуру, изменяя различные разрядыадреса следующей микрокоманды (в за.висимости от выполняемой функции управления адресом). Данные ограничения препятствуют эффективному заполнению памяти микропрограмм, приводятк ее недоиспользованию, посколькуразмещение микропрограмм с полнымиспользованием всех ячеек памятимикропрограмм часто является неразрешимой задачей для разветвленныхмикропрограмм. Кроме того, отсутствует возможность использования поляконстанты операционного блока вмикрокоманде для управления другимифункциями микропроцессора, что приводит к существенному увеличению разрядности микрокоманды, А также отсутствует возможность оперативноймодификации кода микроопераций операционного блока, что ограничиваетвозможности параметризации микропрограмм (использования одной и тойже микропрограммы для реализацииразличных функций), а следовательно,объем микропрограмм управления периферийным устройством может не уложиться в заданные разрядностью адреса микрокоманды ограничения, Поставленная цель достигается тем, что в микропроцессор, содержащий операционный блок, блок микропрограммного управления, память микропрограмм и генератор тактовых импульсов, причем выход генератора тактовых импульсов соединен с входами синхронизации операционного блока и блока микропрограммного управления, выход признаков которого соединен с входом переноса операцион ного блока, информационный и адресный выходы которого являются соответственно информационным и адресным 51015 выходами микропроцессора, вход внешних данных операционного блока соединен с входом кода команды блока микропрограммного управления и являетсявходом внешних данных микропроцессоравыход переноса операционного блокасоединен с входом признаков блокамикропрограммного управления, выходьразрядов адреса колонки микрокомандыи старших разрядов адреса строки микрокоманды которого соединены соответственно с входами разрядов адреса колонки и старших разрядов адреса строки памяти микропрограмм,выходы поля управления переходом,поля управления занесением и хранением флажков и поля управления выдачей флажков которой соединены соответственно с входами управления переходами, управления занесением и хранением флажков и управления выдачей флажков блока микропрограммногоуправления, выход поля управлениявнешним объектом памяти микрокомандявляется управляющим выходом микропроцессора, введены два регистра,коммутатор, два дешифратора, блокформирования константы, содержащийгруппы элементов И и элементов ИЛИ,блок формирования адреса условногоперехода, содержащий группу элементов И, два элемента ИЛИ, элемент НЕи два триггера, причем информационный вход первого регистра соединен с входом внешних данных микропроцессора, входы синхронизациипервого, второго регистров и первого 55 триггера соединены с выходом генератора тактовых импульсов и с входом элемента НЕ, выход которого соединен с входом синхронизации второ 20 25 30 35 40 45 50 Цель изобретения - сокращениеоборудования путем снижения объемапамяти микропрограмм.го триггера, выход первого регистра соединен с первым информационным входом коммутатора, выход которого соединен с входом кода операции операционного блока, управляющий 5 вход коммутатора соединен с первым выходом второго дешифратора, вто рой выход которого соединен с входом чтения-записи первого реистра, второй информационный вход коммутатора 10 соединен с выходом поля операции памяти микропрограмм, выход поля управления константой которой соединен с первыми входами элементов И группы блока формирования константы и 15 с первым входом второго дешифратора, третий выход которого соединен с первыми входами элементов ИЛИ группы блока формирования константы, вто рые входы которых соединены соот ветственно с выходами элементов И группы блока управления константой, вторые входы которых соединены с выходами поля константы памяти микропрограмм и с вторым входом второго дешифратора, выходы элементов ИЛИ груп- пы блока Аормированияконстанты соединены с входами кода маски операцион ного блока, вход младшего разряда адреса строки памяти микропрограмм соединен с выходом второго элемеита ИЛИ блока формирования адреса условного перехода, первый и второй входы которого соединены соответственно с выходом второго триггера и с выхо дом младшего разряда адреса строки блока микропрограммного управления, вход загрузки адреса микрокоманды которого соединен с первым выходом первого дешифратора, первая группа 40 выходов которого соединена с входами установки-сброса второго регистра, выходы которого соединены соответственно с первыми входами ь -элементов И группы блока формирования адреса условного перехода, первый вход ( ь +1)-го элемента И группы блока формирования адреса условного перехода соединен с выходом переноса операционного блока, вторая 50 группа выходов первого дешифратора соединена с вторыми входами ( и +1) элементов И группы блока формирования адреса условного перехода, выходы которых соединены с входами перво 55 го элемента ИЛИ блока формирования адреса условного перехода, выход которого соединен с информационным входом первого триггера, выходкоторого соединен с информационнымвходом второго триггера, выход поляначальной установки памяти микропрограмм соединен с входом первогодешифратора,На фиг. 1 изображен функциональная схема микропроцессора; наФиг. 2 - Функциональная схема операционного блока; на фиг. 3 - функциональная схема блока микропрограммного управления; на фиг. 4 - функциональная схема второго дешифратора; на фиг. 5 - функциональная схемакоммутатора; на фиг. 6 - функциональная схема блока формирования адреса условного перехода; на фиг, 7функциональная схема блока формирования константы; на фиг. 8 - формат микрокоманды, на фиг. 9 - таблица логики работы схемы определенияадреса следующей микрокоманды блокамикропрограммного управления; нафиг. 10 - таблица функции управления входными и выходными сигналамисхемы признаков блока микропрограммного управления; на фиг, 11 - временная диаграмма синхросерии, вырабатываемой генератором синхроимпульсов.Микропроцессор (Фиг. 1) содержит память 1 микропрограмм, блок 2микропрограммного управления, операционный блок 3, генератор 4 тактовыхимпульсов, первый дешифратор 5, второй дешифратор 6, первый регистр 7,второй регистр 8, коммутатор 9, блок10 формирования константы, блок 11формирования адреса условного перехода, вход внешних данных,12, соответственно информационный, адресныйи управляющий выходы микропроцессо"ра 13 - 15. Операционный блок 3 (фиг. 2) предназначен для выполнения арифметических и логических операций и хранения промежуточных результатов. Он реализован путем соединения нескольких секционных БИС К 589 ИХО 2, каждая из которых содержит дешифратор 16, аккумулятор 17, арифметико-логическую секцию 18, первый 19 и второй 20 мультиплексоры, регистры 21 общего назначения, регистр 22 адреса памяти, первый 23 и второй 24 буферные регистры с тремя состояниями, соответственно входы синхронизации и переноса 25 и 26, соответственно входы кода11190маски и кода операции операционного,блока 27 и 28, выход переноса 29.Блок 2 микропрограммного управления (фиг, 3) предназначен дляфор.мирования адреса следующей микрокомандыОн реализован на БИС К 589 ИК 01и содержит триггер 30, регистр 31признаков, регистр 32 адреса микрокоманд, первый 33 и второй 34 буферные регистры с тремя состояниями, схему 35 формирования адресаследующей микрокоманды, вход 36 загрузки, вход 37 синхронизации, выходы 38, 39 соответственно разрядовадреса строки и разрядов адреса ко 15лонки,Второй дешифратор 6 содержитэлемент НЕ 40, первый 41, второй 42,третий 43, четвертый 44, пятый 45элементы И, входы 46 и 47, выходы 2048 в49, группу выходов 50.Коммутатор 9 (фиг. 5) содержитпервый 51 и второй 52 элементы ИЛИ,первую 53 и вторую 54 группы элементов И-ИЛИ информационные входы 55,56.25Блок 11 формирования адресаусловного перехода (фиг. 6) и второйрегистр 8 предназначены для формирования разрядов адреса памяти микропрограмм. Блок 11 формирования адре-З 0.са условного перехода содержит элемент И 57, первый 58.и второй 59 элементы ИЛИ, первый 60 и второй 61триггеры, элемент НЕ 62, группу элементов И 63, входы 64, 65, выход 66.(фиг. 7) предназначен для формирования константы, поступающей на входкода маски операционного блока 3, Онсодержит группу элементов И 67 и 40ИЛИ 68.Первый дешифратор 5 предназначендля управления блоком 2 микропрограммного управления, вторым регистром 8и блоком 11 формирования адреса 45условного перехода,Второй дешифратор 6 предназначендля управления блоком 10 формирования константы, коммутатором 9 и первым регистром 50Генератор 4 предназначен для выработки синхроимпульсов, синхронизирующих работу устройства.Иикропроцессор работает следующим образом. 55В общем случае управление периферийным устройством можно свести к управлению состоянием регистров и 21 8памятью периферийного устройства. Состояние выбранных внешних объектов (регистра или ячейки памяти) периферийного устройства поступает в микропроцессор по входу 12. При этом адрес выбранного регистра периферийного устройства подается навыход 15 микропроцессора.Если выбранным объектом окажется память, то адрес ячейки памяти должен бытьподан на выход 14 микропроцессора,Обработав входную информацию в соответствии с заданным алгоритмом управления периферийным устройством,микропроцессор выдает на выход 13измененное состояние выбранногообъекта. Режим работы с объектом(считывание или запись) также задается с помощью выхода 15.Для реализации всех алгоритмовработы микропроцессора используетсямикропрограммный принцип управления.Микропрограммы хранятся в памяти 1микропрограмм. По фронту очередногосинхроимпульса генератора 4 на первый и второй входы памяти 1 микропрограмм поступает адрес очередноймикрокоманды, который вырабатывается блоком 11 формирования адреса условного перехода и блоком 2 микропро=граммного управления. По данномуадресу из памяти 1 микропрограммсчитывается очередная микрокоманда,которая управляет работой микропроцессора в течение очередного. цикласинхросерии генератора 4.Формат микрокоманды представлен на фиг. 8.Обозначения полей микрокомандырасшифровываются следующим образом:УК - управление константой,подаваемой на первую группу входовоперационного блока 3;К/М - разряд константы, подаваемой на первую группу входов блока 3,или маска (единица или ноль), позначению которой блок 10 формирует)константу, подаваемую на первую группу входов блока 3;К/ВБ - разряд константы, подаваемой на первую группу входов блока 3,или выборка информации поступающейс входа 12 устройства; К/УУ - часть разрядов константы,подаваемой на первую группу блока 3,или управление установкой кода,поступающего на вторую группу входов,Кроме этого, при УКвторой дешифратор 6 на одном из выходов формирует нулевой сигнал, поступающий на вход записи-чтения первого регистра 7 и запрещающий прием ин 55УСТ - установка или сброс отдельных разрядов второго регистра .8;УО - управление объектами, внеш.ними по отношению к микропроцессору.Поля микрокоманды АС и РС,, 5 УК, УСТ, УО подаются соответственно на третью группу выходов, вторую группу выходов, первый, второй и третий выход памяти 1 микропрограмм. Поля К/М К/ВБ, К/УУ подаются на пер вую группу выходов памяти 1 микропрограмм. Одноразрядное поле УК определяет Функциональное назначение полей К/М, К/ВБ и К/УУ.Если УК=1, то поля К/М, К/ВБ и 15 К/УУ в совокупности представляют собой поле К константы, и единичный сигнал с первого выхода памяти микро программ (УК=1), поступая на второй вход блока 10 Формирований константы, 20 разрешает передачу константы, поступающей с первой группы выходов памяти 1 микропрограмм на группу входов блока 10 формирования константы, на выходы блока 10 формирования константы, Таким образом происходит задание константы любой конфигурации для использования в качестве операнда или операндов операционного блока 3. Эта константа поступает на вход 30 кода маски операционного блока.Информация полей К/М, К/ВБ и К/УУ поступает с первой группы выходов памяти 1 микропрограмм также на входы второго дешифратора 6. При УКкод этих полей (код константы) игнорируется вторым дешифратором 6. В этом режиме второй дешифратор 6 на свои выходы выдает нулевой код, поступающий на один из информационных входов коммутатора 9 и разрешающий выдачу на выход коммутатора 9 и далее на вход кода операции операционного блока 3 информации поля Г микрокоманды, Эта инФормация поступает с вто рой группы выходов памяти 1 микропрограммы на другой информационный вход коммутатора 9. Поле Р микрокоманды комбинацией старших разрядов задает тип операции операционного блока 3, а комбинацией младших разрядов задает источники операндов для выполняемой операции. формации в первый регистр 7 с входа 12.Первый регистр 7 состоит из 3 -триггеров типа "1 аСсЬ", на Э -входы которых поступают соответствующие разряды с входа 12, а на С-вход - выход элемента И, на входы которого поступают разрешающий сигнал с выхода второго дешифратора 6 и синхроимпульсы с выхода генератора 4.При УК=О поля К/М, К/ВБ и К/УУ рассматриваются как три различных поля, несущих разную функциональнук нагрузку, В этом случае нулевой сигнал (УК=О), поступающий на вход блока 10 формирования константы с выхода памяти 1 микропрограмм, запрещает передачу на выход блока 10 формирования константы содержимого поля К. При этом второй дешифратор 6 выдает на свой выход единичный или нулевой сигнал (в зависимости от значения поля К/М микрокоманды), по тупающий на вход блока 10 формирования константы. Блок 10 формирования константы формирует константу единиц или константу нулей и подает ее на вход кода маски операционного блока. Если К/М=1, то в операционный блок 3 выдается константа из всех единиц, если К/М=О - константа из всех нулей.При УК=О вторым дешифратором 6 производится также дешифрация полей К/ВБ и К/УУ микрокоманды, Если значение одноразрядного поля К/ВБ=1, то второй дешифратор 6 вырабатывает на своем выходе сигнал, поступающий на вход первого регистра 7 и разрешающий по синхроимпульсу с выхода генератора 4 прием информации в первый регистр 7, поступающей с входа 12.В результате дешифрации содержимого поля К/УУ (при УК 0) на одном из выходов второго дешифратора 6 Формируется комбинация сигналов, поступающая на один из информационных входов коммутатора 9 и определяющая закон преобразования кодаполя Г, поступающего на другой информационный вход коммутатора 9. В зависимости от кода этой комбинаУ ции на вход кода операции операционного блока 3 поступает с выходов ком" мутатора 9 информация одного из следующих Форматов: содержимое поля Г микрокоманды, старшие разряды -20 30 Младший бит адреса строки поступает на вход памяти 1 микропрограммф с выхода блока 11 формирования адреса условного перехода.По фронту синхроимпульса генератора 4, поступающему на вход синхро низации блока 2 микропрограммного управления, на выходах блока 2 микропрограммного управления Формируется адрес следующей микрокоманды. Причем на один иэ выходов поступают разряды адреса строки, а на другой колонки (исключая младший разряд адреса строки), Младший разряд адреса строки формируется блоком 2 микропрограммного управления. Разряды адреса формируются блоком 2 микро программного управления в соответствии с информацией поля АС микрокоманды, которая совместно с информастаршие разряды поля Г микрокоманды, младшие разряды - младшие разряды первого регистра 7; старшие разряды- старшие разряды первого регистра 7, младшие разряды - младшие разряды 5 поля Г микрокоманды, содержимое первого регистра 7.Таким образом, на вход кода операции операционного блока 3 подается поле Р микрокоманды с динамически измененной старшей или младшей частью, Это позволяет использовать одни и те же микропрограммы для обработки данных, содержащихся в различных регистрах (при динамическом из менении младшей части) или одни и те же микропрограммы, работающие .с одним регистром, но выполняющие различные функции (при динамическом изменении старшей части).Блок 2 микропрограммного управления, второй регистр 8, блок 11 формирования адреса условного перехода, первый дешифратор 5, работающие под управлением полей микрокоманды АС, 25 РС и УСТ, служат для выработки адреса следующей микрокоманды.Условно память 1 микропрограмм можно представить в виде матрицы, состоящей из колонок и строк так, что местоположение каждой ячейки (ее адрес) определяется двумя компонентами: адресом строки и адресом колонки. Адрес колонки и строки (исключая младший бит адреса строки) поступают на второй вход памяти 1 микропрограмм с второго выхода блока 2 микропрограммного управления. цией поля ГС поступает с выходов памяти 1 микропрограмм.После ГС микрокоманды управляет запоминанием поступающего на вход блока 2 микропрограммного управления выходного переноса операционного блока 3, а также выдачей на выход блока 2 микропрограммного управления запомненного переноса, который поступает на вход переноса операционного блока 3.Кроме того, на один из входов блока 2 микропрограммного управления поступает информация с входа 12, которая может быть выдана в качестве адреса следующей микрокоманды при ,поступлении на вход загрузки блока 2 микропрограммного управления разрешения с выхода первого дешифратора 5. В этом случае информация поля АС микрокоманды игноруется и осуществляется переход по коду внешней команды, поступающему с входа 12, на микропрограмму ее выполнения. Управление первым дешифратором 5 осуществляет поле УСТ микрокоманды, информация которого поступает на вход первого дешифратора 5 с выхода памяти 1 микропрограмм. При соответствую щих комбинациях поля УСТ первый дешифратор 5 формирует на выходах сигналы, поступающие на входы второго регистра 8, который является регистром перехода. Регистр 8 перехода состоит из Р 5-триггеров. Разряды регистра 8 сбрасываются и устанавливаются под управлением поля УСТ микрокоманды по синхроимпульсам с выхода генератора 4, поступающим на вход синхронизации регистра 8. То есть на 5 -и Р -входы каждого из триггеров регистра 8 подаются сигналы с выхода первого дешифратора 5 простробированные синхроимпульсом с выхода генератора 4. Сигналы с выходов регистра 8 триггеров перехода поступают на входы блока 11 Формирования адреса перехода. Назначение данного блока - сформировать младший разряд адреса строки в соответствии с управляющими 1 Г сигналами от первого дешифратора 5, (в соответствии с кодом поля УСТ). Входная информация блока следующая: выходной перенос операционного блока 3, разряды второго регистра 8 перехода, младший разряд адреса строки, сформированного блоком 2 микропрограммного управления.Таким образом, по сигналам управления, поступающим с выходов первого дешифратора 5 на входы блока 11 формирования адреса условного перехода, блок 11 формирует выходной сигнал в соответствии со значением одного из перечисленных вьше источников инФормации, что и является значением младшего разряда адреса строки, поступающего с выхода блока 11 Фор О мирования адреса условного перехода на вход памяти 1 микропрограмм.Информация на выход блока 11 выдается по фронту синхроимпульса, поступающему с выхода генератора 4 на первый 15 вход блока 11, т.е. одновременно с остальной частью адреса, формируемой блоком 2 микропрограммного управления.Таким образом, можно осуществлять 20 переходы полностью по адресу, формируемому блоком 2 микропрограммного управления (блок 11 формирования адреса условного перехода транслирует на выход младший разряд адреса строки, выработанный блоком 2 микропрограммного управления), и осуществлять в любой микрокоманде условный переход по значению переноса иэ операционного, блока 3 либо по зна- ЗО чению одного из микропрограммно управляемых триггеров перехода в лю бой микрокоманде, которая задает адрес следующей микрокоманды с битом ИАЧ равным нулю. Причем условный З 5 переход в смежные строки может быть задан соответствующей комбинацией в поле УСТ микрокоманды почти независимо от поля АС, которое управляет блоком 2 микропрограммного уп равления. Необходимо только, чтобы поле АС определяло адрес следующей микрокоманды с битом МАЧ равным нулю.45Арифметическое или логическоедействие, которое в текущей микрокоманде производит микропроцессор,выполняется операционным блоком 3.Для выполнения операции на негоподается следующая информация: на 50вход кода операции - управление функцией с выходов коммутатора 9; навход кода маски константа с выходовблока 10 формирования константы,на вход внешних данных - внешний 55,операнд с соответствующих разрядоввхода 12 (данные с внешних объектов),на вход переноса входной перенос с выхода блока 2 микропрограммного управления; на вход синхронизации синхроимпульс с выхода генератора 4 для запоминания по спаду синхроимпульса результата операции в одном из регистров операционного блока 3.Адрес внешнего объекта, в который заносится информация с выхода 13 микропроцессора, определяется полем УО микрокоманды и поступает на выход 15 микропроцессора с выхода памяти 1 микропрограмм.Операционный блок 3 (см. Фиг. 2) работает следующим образом. По Фронту синхроимпульса, поступающего на вход 25 дешифратор 16 преобразует в систему совместных микроприказов код микрооперации, поступающий на входы 28, С выхода дешифратора 16 сигналы микроприказов поступают на входы первого 19 и второго 20 мультиплексоров для выбора операндов, на вход арифметико-логической секции 18 для настройки ее на выполнение требуемой микрооперации, на вход регистров 21 общего назначения для выбора адреса операнда, на входы регистра 22 адреса памяти и аккумулятора 17 для разрешения записи результата микрооперации в регистр 22 адреса памяти или в аккумулятор 17.На первый мультиплексор 19 подает ся следующая информация: на первый вход с входа 12; на второй вход с аккумулятора 17; на третий вход с регистров 21 общего назначения.На второй мультиплексор 20 подается следующая информация: на первый вход с входа 12; на второй вход с аккумулятора 17; на третий вход с выхода блока формирования константы. Информация с выходов первого мультиплексора 19 и второго мультиплексора 20 подается соответственно на третий и четвертый входы арифметико-логической секции 18;Арифметико-логическая секция 18 производит арифметическую или ло-. гическую операцию в соответствии с комбинацией сигналов, поступаЬщей на вход секции 18 с выхода дешифратора 16, При этом учитывается входной перенос, поступающий на вход секции со входа 26. Результат операции по спаду синхроимпульса, поступающего с входа 25, записывается в аккумулятор 17 или один из регист15 11190 ров 21 общего назначения. Кроме того, результаты некоторых операций записыд ваются в регистр 22 адреса памяти. По результату операции может сформироваться выходной перенос, кото рый с выхода арифметико-логической секции 18 поступает на выход 29. Содержимое регистра 22 адреса памяти и аккумулятора 17 соответственно через первый 23 и второй 24 буферные 1 О, регистры с тремя состояними выдается на выходы 13 и 14.Блок 2 микропрограммного управления (фиг. 3) работает следующим образом: каждая микрокоманда 15 содержит информацию о следующем адресе микропрограммы.В микрокоманде указывается только20 .способ определения адреса следующеи микрокоманды схемой 35 формирования адреса следующей микрокоманды. В общем случае адрес следующей микрокоманды представляет собой функцию от:25 кода команды, поступающего с входа 12 блока на вход схемы 35; кода текущего адреса микрокоманды, поступающего с выхода регистра 32 адреса микрокоманды на вход схемы 35; кода управления переходом к следующему адресу, поступающему с соответствующих разрядов группы входов 37 блока на вход схемы 35, кода регистра 31 признаков, поступающего на вход схемы 35; наличия сигнала загрузки, поступающего с входа 36 блока на вход схемы 35; наличия выходного переноса иэ операционного блока 3, поступающего с выхода триггера 30 на вход схемы 35. 40Логика работы схемы 35 определения адреса следующей микрокоманды описана в таблице, представленной на фиг. 9. В таблице приняты следующие условные обозначения; и - значе45 ние -го разряда кода команды, поступающего с входа 12; в - значение 1-го разряда текущего адреса микро- команды, поступающего с выхода регистра 32; о; - значение 1 -го раэря да поля управления переходом, поступающего с соответствующих разрядов группы входов 37 блока;- значение выходного переноса иэ операционного блока 3, поступающего с выхода триг гера 30; с,г - значения триггеров двухразрядного регистра 31 признаков, поступающие с выхода регист 21 16ра 31; х - безразличное состояниеразряда.Не укаэанные в таблице комбинации поля управления переходом неиспользуются,По фронту синхроимпульса, поступающего с входа 25 блока на первыйвход регистра 32 адреса микрокоманды,адрес следующей микрокоманды, сформированный схемой 35, заносится врегистр 32, а из него поступает навход первого буферного регистра 33с тремя состояними. С первого ивторого выходов первого буферногорегистра 33 выдается соответственнона 38 и 39 выходы блока адрес следующей микрокоманды (безРмладшего разря.да адреса строки) и младший разрядадреса строки,Триггер 30 по спаду синхроимпульса, поступающему с первого входа 25блока, защелкивает состояние выходного переноса из операционного блока 3, поступающего с выхода 29 блока3. Этот перенос учитывается при формировании адреса следующей микро,команды (см. фиг. 9) либо может бытьзаполнен в одном из триггеров регистрра 31 признаков по фронту синхроимпульса, поступающего с входа 25 блока. Состояние триггеров регистра 31,признаков может быть учтено приформировании адреса следующей микрокоманды (см. Фиг. 9) либо через второй буферный регистр 34 с тремясостояними выдано на вход 26 блока3 для задания значения входного переноса, поступающего в операционныйблок 3.Управление занесением признаковв регистр 3 признаков осуществляетсянулевым и первым разрядами поля РСмикрокоманды, поступающими с входа37 блока на вход регистра 31 признаков. Управление выдачей признаковна выход 26 блока осуществляется вторым и третьим разрядами поля ГС микрокоманды, поступающими с входов 37блока на вход второго буферного регистра 34 с тремя состояними.функции управления входными ивыходными сигналами схемы признаковприведены в таблице на фиг. 10, гдеГС; - значение 1-го разряда поляРС микрокоманды. Второй дешифратор б (фиг. 4) работает следующим образом, При наличии единичного сигнала на входе 46