Устройство для сопряжения центрального процессора с абонентами

СОЮЗ СОВЕТСНИХ ОЦИАЛИСТИЧЕСН РЕСПУБЛИН9) ( 1)4 С 06 Р 13/00 ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМ ИПРИ ГННТ СССРОПИСАН ИТЕТРЫТИЯМ ИЗОБРЕТЕ(54) УСТРОЙСТВО ДЛЯ РАЛЬНОГО ПРОЦЕССОРА ся к вычист быть исии связи в льных систевляется расозможностей рки возможН АВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относилительной технике и можпол ьзова но для орга ни зараспределенных вычислитмах. Целью изобретенияширение функциональных устройства за счет пров ности доступа и преобразования адреса вызываемого абонента. Устройствосодержит первый дешифратор 1 адреса,первый блок 2 определения возможности доступа, первый коммутатор 3,первый блок 4 анализа, первый накопитель 5 данных, преобразовательб параллельного кода в последовательный,первый блок 7 гальванической развязки, блокуправления, второй коммутатор 9,дешифратор 10,второй блок 11гальванической развязки, второй нанопитель 12 данных, второй дешифратор13 адреса, второй блок 14 определения возможности доступа, второй блок15 анализа, преобразователь 16 по-следовательного кода в параллельный.Устройство обеспечивает сопряжениеабонентов с центральной станцией спреобразованием адреса и контролем Сфвоэможности обмена. 1 з.п. ф-лы, 3 ил.1532936Изобретение относится к вычислительной технике и может быть использовано для организации связи в распределенных вычислительных системах5Целью изобретения является расширение функциональных возможностейустройства за счет обеспечения проверки возможности доступа и преобра,зования адреса вызываемого абонента.На фиг. 1 представлена блок-схемаустройства на Фиг. 2 - схема блоков1анализа; на фиг. 3 - схема блока управления.Устройство содержит (Фиг.1) первый 15ешифратор 1 адреса, первый блок 2пределения возможности доступа, пер,вый коммутатор 3, первый блок 4 анализа, первый накопитель 5 данных,первый преобразователь б параллель-, 20ного кода в последовательный, первый блок 7 гальванической развязки,;копитель 12 данных, второй дешифратор 13 адреса, второй блок 14 определения возможности доступа, второйблок 15 анализа, преобразователь 16последовательного кода в параллельный, группу входов 17 устройства дляподключения к выходам центральнойстанции, группу выходов 18 устройства для подключения входов абонентов,руппу входов 19 устройства для,подключения выходов абонентов, группу выходов 20 устройства для подклю"чения входов центральной станции .Блоки 4,15 анализа содержат (Фиг.2) группу 21 триггеров и первую, вторую группы элементов И 22,23,Блок 8 управления (Фиг.3) содержиттриггер 24 и первый, второй элементы И 25,26. Блоки 1,2, 13, 14 выполнены на ПЗУ.45Устройство работает следующим образом.Запросы на организацию связи сабонентами поступают на один из вхо"дов группы входов 17 устроиства иинициируют дешифратор 1, содержащийинформацию о соответствии адресовсопрягаемых абонентов, и блок 4 анализа.Адрес абонента получателя поступа"ет на вход блока 2, в котором содержится информация о возможности Физического и организационного доступапо каждому адресу абонента. Под воз"5153Второй блок 15 анализа на основании информации, поступающей от дешиФратора 13 и блока 11, определяетвозможность организации соединения.В случае возможности организациисоединения второй блок 15 анализапередает в преобразователь 16 служебную информацию, поступающую с дешифратора 10, и выдает сигнал во второйкоммутатор 9, обеспечивающий разрешение записи данных, поступающих посоответствующему входу группы входов 19 через блок 11 во второй накопитель 12 данных.Преобразователь 16 обеспечиваетпреобразование служебной информациив вид, используемый центральной станцией, служебная информация и данныевыдаются по соответствующим выходамгруппы выходов 20 устройстваПервый блок 1 анализа и второйблок 15 анализа работают по командам,поступающим от блока 8 управления, который получает управляющую информацию по соответствующему входу группывходов 17. Эти команды являются Фактически сигналами опроса состоянияблоков анализа и съема информациидля передачи в соответствующие преобразователи кода и коммутаторы,29366 5 1 15 2 25 3 доступа, первый, второй блоки анализа, первый, второй коммутаторы, преобра зова тел ь па раллел ь ног о кода впоследовательный, преобразовательпоследовательного кода в параллельный, первый, второй накопители данных и дешифратор, причем вход первого дешифратора адреса и первый входпервого блока анализа являются входомустройства для подключения адресноговыхода центрального процессора, информационный вход первого коммутатораявляется входом устройства для подключения информа ционного выхода центрального процессора, выход первогодешифратора адреса соединен с информационнымм входом первого блока определения возможности доступа, выход которого соединен с вторым входом первогоо блока а нали за, пер вый выход которого соединен с управляющим входомпервого коммутатора и через преобразователь параллельного кода в последовательный соединен с первым входомпервого блока гальванической развяз-ки, входной вход синхронизации которого соединен с выходом первого накопителя данных, вход которого соединен с выходом первого коммутатора,второй выход первого блока анализаявляется выходом устройства выходомустройства для подключения входа пре"55 формуга и з обретения Устройство для сопряжения центрального процессора с абонентами, содержащее первый, второй блоки гальванической развязки и блок управления, приц ем пер вый и второй выходы первого блока гальванической развязки являются выходами устройства для подключения входов данных и синхронизации абонентов, первый, второй входы второго блока гал ь ва нич ес кой развязки являются входами устройства для подключения соответственно выходов данных и запроса абонентов, вход блока управления я.вляется входом устройства для подключения адресного выхода центрального процессора, о тл и ч а ю щ е е с я тем, что, с це" лью расширения функциональных возможностей устройства за счет обеспече.ния проверки возможности доступа и преобразования адреса вызываемого абонента, в него введены первый, второй дешифраторы адреса и первый, второй блоки определения возможности 35 4 45 5 рывателя центрального процессора,первый, второй выходы второго блокагальванической развязки соединенысоответственно с первым информационным входом второго коммутатора и свходом дешифратора, выход которогосоединен с входами второго дешифратора адреса и второго блока определения возможности доступа, первый,второй, третий входы второго блокаанализа соединены соответственно свыходами второго дешифратора адресаи второго блока определения возможности доступа и с первым выходом бло"ка управления, второй выход которого соединен с третьим входом первого блока анализа, выход второго блока анализа соединен с управляющимвходом второго коммутатора и с входом преобразователя кода последовательного в параллельный, выход которого является выходом устройства для,подключения адресного входа центрального процессора, выход второгокоммутатора соединен с информационным входом второго накопителя данных,1532936 Составитель С. БурухинТехред М,Ходаноч Кор тор Т.Палий Бандура акт Заказ 8101/5 М Тираж 668ВНИИПИ Государственного комитета по изобретениям113035, Москва, Ж, Раушская н одписное открытиям при Г д, 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарин Выход которого соединен с выходом устройства для подключения информационного входа центрального процессо" ра, причем каждый блок анализа содер жит группу из И триггеров и йервую, вторую группы из И элементов И кажая, причем в каждом блоке анализа единичный и нулевой входы К-го триггера группы (К 1,И) являются соотетственно первым, вторым входами лока анализа, первые входы первых Элементов И первой, второй групп яв" ляются третьим входом блока анализа,выход К"го (К 1,И) элемента И перой группы является первым выходом блока анализа, выход И-го элементавторой группы является вторым вы" одом блока анализа, выход р-го (р=И) элемента И второй группы соединен с первыми входами (р+1)=хэлементов И первой, второй групп,единичный и нулевой выходы К-го триггера группы (К=1,М) соединены соответственно с вторыми входами К=х элементов И первой, второй групп.1 2, Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок управления содержит триггер и первый, второй элементы И, причем вход блока соединен со счетным входом триггера и с первыми входами первого, второго элементов И, единичный и нулевой выходы триггера соединены с вторыми входами первого, второго элементов И соответственно, выходы первого, второго элементов И являются первым,вторым выходами блока соответственно,