Устройство сопряжения процессора с многоблочной памятью

)4 Й КОМИТЕТ СССР РЕТЕНИЙ И ОТКРЫТИЙОСУДАРСТВ ПО ДЕЛАМ И ОБРЕ ОП ЬСТВУ ния дополемой часластибыть АВТОРСКОМУ СВИДЕ(71) Омский политехнический институт(56) Мелик-Шахназаров А.М. и др., Измерительные приборы со встроенными микропроцессорами. М.: Энергоатомиздат, 1985, с. 27.Авторское свидетельство СССР У 951315, кл. С 06 Р 13/06, 1982. (54) УСТРОЙСТВО СОПРЯЖЕНИЯ ПРОЦЕССО РА С МНОГОБЛОЧНОЙ ПАМЯТЬЮ (57) Изобретение относится к об вычислительной техники и может использовано при построении микропроцессорных систем с дополнительными внешними блоками памяти. Цельюизобретения является увеличениебыстродействия путем реализации непосредственных пересылок иэ одногоблока памяти в другой, минуя процессор. Поставленная цель достигнутапутем введения дополнительных регистров ввода и вывода, соединением ихвыходов с входами соответствующихдешифраторов, выходы которых соединены с управляющими входами блоковпамяти. Кроме того, в устройстве реализовано расширение поля адресации ычным путем за счет ввтельного регистра расш адреса. 1 ил.13742Изобретение относится к вычислительной технике и может быть испольэовано при построении микропроцессорных систем с дополнительными внеш 5 ними блоками памяти.Целью изобретения является увеличение быстродействия путем реализации непосредственных пересыпок иэ одного блока памяти в другой, имеющий то же адресное пространство с использованием одной команды пересылки.На чертеже изображена функциональная схема устройства.Устройство 1 для сопряжения про цессора 2 с многоблочной памятью 3 соединяется с остальными блоками микропроцессорной системы через магистральную линию 4 связи и. содержит блок 5 канальных приемопередатчиков, 20 блок 6 дешифрации адреса, регистры ввода 7, вывода 8 и расширения адреса 9, первый 10 и второй 11 дешифра" торы, мультиплексор 12,Устройство работает следующим об разом.Каждому разделу памяти 3 ставится в соответствие код, заносимый в регистры ввода 7 и вывода 8, с выходов которых он поступает на входы 30 первого 10 и второго 11 дешифраторов соответственно. На выходах дешифраторов 10 и 11 появляются сигналы разрешения ввода и вывода для соответствующих разделов памяти 3, ко торые коммутируют магистральные приемники соответствующих разделов на прохождение канальных сигналов "Ввод" и "Вывод".регистр 9 расширения адреса слу жит для расширения объема адресуемой памяти, в него заносятся дополнительные адресные разряды.После включения питания системы (или при начальной установке в про 45 цессе работы) включается первый раздел памяти 3, остальные - отключаются, Код в регистре 9 расширения адреса равен нулю. Для расширения объема адресуемой памяти сверх адресного пространства процессора 2 в регистр 9 расширения адреса, в младшую и старшую часть, заносится одинаковый код расширения адреса. Для перехода в другой раздел памяти 3 программно изменяются коды в регистрах ввода 7 и вывода 8. Чтобы переписать информацию из одного раздела памяти 3 в другой, необходимо запи 31 2 сать в регистр 7 ввода код раздела памяти 3, из которого осуществляетсяввод данных. В регистр 8 вывода заносится код раздела памяти 3, в который осуществляется вывод информации. В старшую часть регистра 9 расширения адреса заносится код расширения адреса для раздела, из которого осуществляется ввод данных. В младшую часть регистра 9 расширения адреса заносится код расширения адресадля раздела, в который осуществляется вывод данных. Перезапись информации иэ одного раздела в другой осуществляется одной командой пересылки.При вводе информации мультиплексор 12 подключает к дополнительным адресным входам разделов памяти 3 код расширения адреса иэ старшей частирегистра 9 расширения адреса, При выводе информации канальный сигнал "Байт" в адресной части цикла информирует о том, что следующая операция - "Выход". Сигналом "Байт" мультиплексор 12 подключает младшую часть регистра 9 расширения адреса к дополнительным адресным входам разделов памяти 3.Блок 5 канальных приемопередат" чиков и блок 6 дешифрации адреса являются стандартными для систем, построенных на базе микроЭВМ "Электроника".Формула и э о б р е т е н и яУстройство сопряжения процессора с многоблочной памятью, содержащее блок канальных приемопередатчиков, блок дешифрации адреса, два дешифратора и группу блоков памяти, информационные входы - выходы которых являются информационными входами-выходами устройства, вход блока канальных приемопередатчиков является входом задания адреса устройсъва, выходблока канальных приемопередатчиков соединен с входом блока дешифрации адреса, выходы первого и второго дешифраторов соединены с входами разрешения ввода и вывода соответствующих блоков памяти группы соответственно, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия за счет реализации непосредственных пересылок из одного блока памяти в другой, имеющий то же адресное пространство с использованием одной ко-.1374231 Составитель И.АндреевТехред А.Кравчук Редактор Е,Копча Корректор А,Тяско Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Заказ 603/45 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 манды пересылки, в него введены регистр ввода, регистр вывода, мультиплексор и регистр расширения адреса, причем информационные входы регист 5 ров ввода, вывода и расширения адреса соединены с выходом блока канальных приемопередатчиков, с первого по третий выходы блока дешифрации адреса соединены с входами записи регистров ввода, вывода и расширения адреса соответственно, выходы регистров ввода и вывода соединены с входами первого и второго дешифраторовсоответственно, первый и второй выходы регистра расширения адреса соединены с первым и вторым информационными входами мультиплексора, входуправления которого является входомпризнака расширения адреса устройства, выход мультиплексора подключенк адресным входам блоков памяти группы, входы сброса регистров ввода,вывода и расширения адреса соединеныс входом сброса устройства.