Устройство для сопряжения процессора с памятью

.М 51)4 С 06 Р 1 овано ения уп те я-ув м, пов асшире роцство амятью триггер, дв -оянгой про девы блок с ре. истра, ти, трц счс шесть элеме гистр, элем ель цмпуль ор), тригг ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ИСАНИЕ ИЭОБРЕТ К АВТОРСКОМУ СВИДЕТЕЛЬ(56) Авторское свидетельство СССРР 1177820, кл, С 06 Р 13/00, 1984,Авторское свидетельство СССРУ 991427, кл. С 06 Р 9/34, 1980.(57) Изобретение относится к вычислительной технике и может быть исполь" истемах автоматическогона базе ЗВМ, Цель цзобреличепце объема памяти прошение быстродейс гвця ЗВГ 1е области применения. Вдля сопряжения процессорасодержащее два элемента Иа элемента ЮП 1 и блок посграммцруемой памяти, вт;сравнения, трц буферныхрц блока пос 1 сян.ой памятчцка, дешцфратс р адреса,нтов ИПИ, сдгцговьл реент задержки, формироваса (ждущий мультивибра ер, 2 ил., 1 табл,Изобретение относится к вычисли-. тельной технике и может быть исполь.зовано в системах автоматического управления на базе ЗЕМ.Цель изобретения - увеличение объема памяти для хранения программы ЭВМ, повышение быстродействия ЭВМ и , расширение области его применения.На фиг.1 представлена функциональ ная блок-схема устройства; на фиг.2 " временная диаграмма работы устройства.Устройство содержит (фиг,1). блок 1 сравнения, первый буферный регистр 2, первый блок 3 постоянной памяти, первый 4 счетчик, третий элемент ИЛИ 5, дешифратор 6 адреса, второй буферный регистр 7, второй блок 8 постоянной памяти, второй счетчик 9, четвер тый элемент ИЛИ 10, третий буферный регистр 11, третий блок 12 постоянной памяти, третий счетчик 13, восьмой элемент ИЛИ 14, пятый элемент ИЛИ 15, сдвиговый регистр 16, второй элемент ИЛИ 17, первый триггер 18, .первый элемент И 19, второй триггер 20, формирователь 21 импульса (ждуший мультивибратор), седьмой элемент ИЛИ 22, .элемент 23 задержки, первый элемент ИЛИ 24, блок 25 постоянной программируемой памяти, второй элемент И 26, подестой элемент ИЛИ 27, шина 28 ядре са (ША), шина 29 данных (ШД), линия 30 сигнала прерывания (прерьв), линияда 31 сигнала начала команды (НК), линия -,32 сигнала "Ввод", линия 33 сигнала начальной установки (НУ), линия 34 сигнала синхронизации пассив ого устройства (СИП).На Фиг,2 представлена временная диаграмма работы устройства, где ЩП . информация на шине 29 данных; ША " информация на шине 28 адреса, П 1( -сигнал начала команды на линии 31;"Ввод" - сигнал ввода информации впроцессор ЭВМ на линии 32; СИПсигнал синхронизации пассивный на линии 34; ДША - сигнал на выходе дешиФратора б; РГ - 1, РГ - 2, РГ - 3 -сигналы на первом, втором третьем Ивыходах сдвигового регистра 16; Т 2сигнал на инверсном выходе триггера20, Т 1 - сигнал на инверсном выходе триггера 18; ЗП СЧ " сигнал записи информации в йервый, второй, третий 55счетчики СЧ 1 4, СЧ 2 9, СЧЗ 13 на выходе элемента ИЛИ 17, "Сброс"сигнал сброса первого 18 и второго 20 триггеров на выходе ждущего мультивибратора 21 1(ОП - код операции текущей команды программы ЭВМ; счев время считывания информации из буферных регистров (ББ 1)2, ББ 2 7, ББЗ 11; гц - время считывания информации из первого блока постоянной памяти (ПЗУ 1) 3.Расположение информации в блоках 3, 8 и 12, иллюстрируется таблицей, где Ак, А- А - относительные адреса, соответствующие 1 с, , 3-м линейным участкам программы ЗВМ.Устройство работает сдедующим об" разом.В основе функционирования устройства лежит тот Факт, что команды в современных микроЭВМ бывают одно", двух- и трехсловными, При этом словом является код операции, а вторым и третьими словами - данные команды (адресные слова операндов или константы). При этом следует отметить, что использование многословных команд в программах значительно повыпает удобство в подготовке программы, но при этом снижает быстродействие за счет более частного обращения к запоминающим устройствам и увеличивает объем памяти для хранения программ из"за необходимости хранения дополнитепьных слов команд.В микропрограммах, реализующих команды ЭВМ, ввод слов команды ведется последовательно; ввод первого слова, ввод второго слова., ввсд третьего слова (для трехслойной команды), после чего выполняется операция над операндами и Формируется адрес следующей команды, Это позволяет вводить в состав памяти ЭВМ дополнительные блоки функциональной памяти (для данных второго слова команд и для данных третьего слова команд) и иск, лючить фазы передачи адреса для ввода второго и третьего слов команды, а также ввести контроль исполнения линейных участков программы ЭВМ с целью выявления сбоев, приводящих к несанкционированным переходам ЭВМ внутри линейных последовательностей команд программы.Устройство сопрягается с процессором ЭВМ следующим образом.Информационный вход-выход устройства подключается к шине 29 данных, адресный вход устройства подключается к шине 28 адреса, вход 31 подключает 1439ся к линии сигнала начала команды(ИК) процессора, причем сигнал ИК вырабатывается на время ввода кода выполняемой команды в процессор ЭВМ,активным уровнем сигнала НК являетсялогический "0",В линии 32 сигнал "Ввод" вырабатывается процессором во время ввода информации в процессор ЭВМ, активныйуровень сигнала "Ввод" - "0", на вход33 при включении питания подаетсясигнал начальной установки (НУ),активный уровень сигнала НУ - "О",в линии 30 сигнала прерывания ("Прерыв ) процессора активный уровеньсигнала "Прерыв" - "0", в линии 34процессор сигнал СИП вырабатывает вответ на сигнал "Ввод устройством навремя вывода информации из памяти,активный уровень сигнала СИП - 0 .ссПамять в предлагаемом устройствефункционально разделена: блок (ПЗУ 1)3 хранит первое слово (коды операций)команд, блок (ПЗУ 2) 8 - второе слово команд (данные 1), блок (ПЗУ 3)12 - третье слово команд (данные 2)ПЗУ по сравнению с буферными блокамиобладают более значительным временемвыборки, и для сокращения цикла выЗОборки из памяти информация из ПЗУ 1 3,ПЗУ 2 8, ПЗУЗ 12 поступает на шину 29через буферные регистры ББ 1 2, ББ 2 7,ББЗ 11 соответственно. Последовательность подключения буферных регистров2,7,11 к ЩД 29 определяет сдвиговый З 5регистр 16, Сигналы с выходов регистра 16 обеспечивают также наращиваниесчетчиков 4, 9 и 13,В таблице показано размещение информации в ПЗУ 1 3, ПЗУ 2 8, ПЗУЗ 12 40и для примера показано, что после выборки из памяти д-й трехсловцой команды произошло наращивание не единицу счетчиков 4, 9, 13, которые указывают на соответствующие ячейки 45ПЗУ 1 3, ПЗУ 2 8, ПЗУЗ 12. В этих ячейках хранятся соответственно в ПЗУ 1 3 -КОП;з,в ПЗУ 2 8 - данные 1 и вПЗУЗ 12 - данные 24, так кяк 3"якоманда - двухсловная и СЧЗ 13 указывает на данные 2,1 -й команды.Так как программа, хранящаяся впамяти, состоит из участков линейныхпоследовательностей команд, то этопозволило также смоделировать на 55счетчике 4 счетчик команд процессораЭВМ, Последнее обстоятельство позволило ввести контроль вычислительного б 05 4процесса сравнения в блоке 1 сравнения адреса текущей ячейки памяти, выдаваемого счетчиком команд процессора ЭВМ на шину 27, и адреса ячейки ПЗУ 1 3, выдаваемого счетчиком 4. Прц несовпадении этих адресов блок 1 выдает сигнал Прерыв", который передается в процессор ЭВМ по лцнци 30. Этот сигнал может вызвать прерывание ЭВМ, которая перейдет к обработке программы прерывания, восстанавливающей вычислительный процесс. Дешифратор б настроен ца поле адресов, занимаемых блоком памяти ПЗУ 1 3, ПЗУ 2 8 и ПЗУЗ 12.Линейные учясткц программы зякацчивяются коман;.ями це е 1 дя к другому линейному у частку :;:с,; , . 1 оэтому после вьборкц л. .:;,и командперехсдя в сче-чикц , 3 необходимо загрузить адрес кз 1:.,:., с которой начинается линейньй участок программы. Для этого блок постояннойпрограммируемой па 1 ьзтц (111,.) 2 ) грогрямируется таким образом, "то еслина шине 29 появляется код команды перехода, то сигнал с выхгя ПЗУ 25устанавливает в едцццчцс е состояниетриггер 20, который,.:., :".,г.единичное состояние трцк.-е; я 18 цформирование с выходя элеме.я 1 ПП 117 сигнала записи в счетчцкц 4, 9,13 с шины 28 адреса перекопа.Сигналом ИУ обнуляются триггеры18 и 20 через элемент И 26 и счетчики 4, 9, СЧЗ 13. Таким образом, устройство приводится в начяльцм состояние,Рассмотрим выполнение -й трехсловной команды, зятем (+"-й команды перехода (фиг,2). После вьп.олнецця (-1)-й команды п 1 оцессор ЭВМпередает по ппце 29 адрес ячейкиПЗУ, в которой хранится ка операциид-й команды (КРП), после выставленияэтого адреса ца шине 28 процессорЭВМ вырабатывает сигналы 1 К, затем"Ввод", передаваемые по лцццям 31и 32. Эти сигналы поступают ца входыэлемента ИЛИ 22, ця выхс;де которогоустанавливается уровень 1101. Этимсигналом сдвиговый регцст, 16 устанавливается в исхоццое с .тояцие, прикотором на первом выходе его - 0",ца втором ц третьем выходах - "1",Это означает, что блок открыт черезэлемент ИЛИ 5. Сигнал "1 г.од" такжечерез элемент ИЛИ 24 и перцьп эле50 55 5 143мент И 19 формирует сигнал СИП, кото, рый передается по линии 34 в процессор ЭВМ. Сигнал СИП формируется снекоторой задержкой на время считывания информации из блока 2,Сигнал "Ввод" одновременно поступает на входы блоков 2, 7 и 11, нашине 29 появляется информация, считы"вания из блока 2 - КОП , В процессорЭВМ информация с шины 29 запишетсяс приходом сигнала СИП на линии 34,После ввода в процессор ЭВМ КОП, необходимо ввести второе и третье словакоманды (данные 1 и 2). После этогопроцессор выполняет введенную команду. По Фронту "О"/"1" сигнала СИПпроисходит сдвиг "0" на один разрядв сдвиговом регистре 16 и на второмвыходе его появляется "0, теперьчерез элемент ИЛИ 10 открыт блок 7.По форнту "0"/"1" сигнала регистра16 содержимое счетчика увеличиваетсяна единицу, т.е, формируется адресследующей ячейки блока (ПЗУ 1(3). Споявлением сигнала "Ввод" на шине 29появляется информация, считанная изрегистра 7 - данные 1. С появлениемсигнала на линии 34 процессор ЭВМсчитывает информацию с шины 29. Пофронту "О"/"1" сигнала СИП происходит сдвиг "О" в сдвиговом регистре16, открывается регистр 11, такжепо фронту "0"/"1" увеличивается наединицу содержимое счетчика 9. Затемс появлением сигнала "Ввод" такжесчитывается содержимое ПЗУ 2 12 (данные 2) через регистр 11, после чего увеличивается на единицу содержимое счетчика 13. Таким образом, изпамяти считывается х-я трехсловнаякоманда. После ее выполнения процессор ЭВМ передает по шине 29 адресследующей ячейки блока (ПЗУ 1) 3, вкоторой хранится (+1)-я однословнаякоманда перехода. После того, какэтот адрес выставится на шине 28,процессор ЭВМ также вырабатывает сигналы НК и "Ввод", которые устанавливают сдвиговый регистр 16 в исходноесостояние, появляется сигнал РГ,Затем также считывается содержимоеПЗУ 1 3 через блок 2 и шину 29 в процессор ЭВМ. С появлением на шине 29КСП+ в единичное состояние устанавливается триггер 20 сигналом с выходаППЗУ 25, которое синхронизируетсясигналом НКТакже по фронту "О"/"1"сигнала СИП происходит сдвиг 0 в 9605 6 сдвиговом регистре 1 б и появляетсясигнал РГ. Но с выработкой сигналовНК и "Ввод" после выставления адресаячейки ПЗУ 1 3, в которой хранится5код КОП; сдвиговый регистр 16 устанавливается в исходное состояние,Вместе с тем по фронту /"0" сигнала НК в единичное состояние устанавливается первый триггер 18 и сигналом с инверсного выхода (Т 1) открываются элементы ИЛИ 17 и 27. С прямого выхода триггера 18 "1" поступаетна вход элемента ИЛИ 24. С появлением сигнала "Ввод" на выходе элементаИЛИ 22 появляется сигнал "0", который поступает на вход элемента ИЛИ17, на выхоце которого появляется "0"(ЗП СЧ) . По фронту "1"/"О" сигналаЗП СЧ в счетчики 4, 9 и 13 записывается информация с шины 28 - адресКОП д.Сигнал "Ввод" формирует сигнал СИПв этом случае через элемент ИЛИ 27,элемент 23 задержки и элемент И 19.Элемент задержки задерживает появление сигнала СИА на время срабатывания блока ПЗУ 1 3 (ц), так как процессор ЭВМ считывает информацию сшины 29 с приходом сигнала СИП.По фронту "О"/"1" сигнала СИП происходит сдвиг "0" в сдвиговом регистре 16 и появляется сигнал РГ"2,С окончанием сигнала НК и "Ввод"снимается с выхода элемента ИЛИ 17сигнал ЗП СЧ и по фронту "0"/"1"этого сигнала запускается ждущиймультивибратор 21; который вырабатывает импульс сброса триггеров 18и 20,40Работа блока 1 тактируется сигналом НК, но при считывании из блока 3кода команды перехода и ее выполнении элемент ИЛИ 14 закрывается сигналом с выхода триггера 20, что блокирует выработку сигнала "Прерыв",. Формула изобретения Устройство для сопряжения процессора с памятью, содержащее блок постоянной программируемой памяти, два элемента И,. два элемента ИЛИ и триг" гер, прямым выходом соединенный с первым входом первого элемента ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью увеличения объема памяти программ, повьппения быстродействия ЭВМ и расширения области применения,605 71439 в устройство введены блок сравнения, три буферных регистра, три блока постоянной памяти, три счетчика, дешифратор адреса, шесть элементов ИЛИ,М5 сдвиговыи регистр, элемент .задержки, формирователь импульса и второй триггер, причем выходы первого, второго и третьего счетчиков соединены соответственно с адресными входами перво О го, второго и третьего блоков постоянной памяти, выходы которых подключены соответственно к информационным входам первого, второго и третьего буферных регистров, выходы которых и адресный вход блока постоянной программируемой памяти образуют вход- выход устройства для подключения к шине данных процессора и памяти, информационные входы дешифратора адреса первого-третьего счетчиков являются входом устройства для подключения к шине адреса процессора и памяти и соединены с первым информационным входом блока сравнения, вторым инфор мационным входом соединенногс с выходом первого счетчика, и выходом - ,с выходом устройства для подключения к входу прерывания процессора, первый вход первого элемента И соединен с выходом первого элемента ИЛИ, а выход. - с синхровходом регистра сдвигаи выходом устройства для подключения к шине синхронизации процессора и ,памяти, выход второго элемента И соединен с входом сброса первого и второго триггеров, а первый вход - через формирователь импульса с выходом второго элемента ИЛИ и счетным входом первого - третьего счетчиков, .входы сброса которых соединены с40 вторым входом второго элемента И и входом устройства пля подключения кшине начальной установки процессораи памяти, входы разрешения первоготретьего счетчиков соединены соответственно с первым - третьим выходамирегистра сдвига и первымп входамитретьего, четвертого и пятого элементов ИЛИ, вторые входы которых соединены с выходом дешифратора адреса ивторым входом первого элемента ИЛИ,а выходы - соответственно с входамизаписи первого-третьего буферных регистров, входы считывания которыхсоединены с первыми входами шестогои седьмого элементов ИЛИ, третьимвходом первого элемента И 1 П 1 и входомустройства пля подключения к шинережима ввода процессора и памяти,выход блока постоянной программируемой памяти соединен с установочнымвходом второго триггера, выходомсоединенного с первым входом Восьмогоэлемента ИЛИ и информационным входомпервого триггера, инверсный выходкоторого подключен к второму входушестого элемента ИЛИ и первому входувторогс элемента ИЛИ вторым входомсоединенного с входом сброса регистра сдвига и выходом седьмого элементаИЛИ, выход шестого элемента ИЛИ соединен через элемент задержки с вторым входом первого элемента И, управляющий вход блока сравнения соединенс выходом восьмого элемента ИЛИ, второй вход которого соединен с синхровходами первого триггера и блока постоянной программируемой памяти, вторым входом седьмого элемента ИЛИ ивходом устройства для подключенияк выходу сигнала начала команды процессора.1439605 с. 4 ф4Составитель В.ВертлибРедактор А.Ворович Техред Л.Сердюкова Корректор В.Романен Подписноеета СССРрытнйаб д 4/ Тираж 704 ВНИИПИ Государственного коми по делам изобретений и от 035, Москва, Ж, Раушская