Логическая матрица с программируемой памятью

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 51)5 н 03 К 19/177 ю: 19/20 ИСАНИЕ ИЗОБРЕТЕН Д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ д иф 984. ПРОГРАММИ вычисли ть испо вляющих микропро зобретеОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЫТИРИ ГКНТ СССР(56) Баранов С.И., Скляров ВА.ровые устройства на программируБИС с матрицной структурой. М.:дио и связь, 1986.ЕРЫ НапдЬооЕ, А 1 йега согрога1(57) Изобретение относитс тельной технике и может б зовано для реализации упр коммутирующих устройств в цессорных систеМах. Цель19,801582353 2ния - увеличение информационной емкости логической матрицы, достигаемое путем динамической перестройкитриггеров. Устройство содержит с первого по четвертый блоки 1-4 памяти,с первого по И-й коммутационные блоки 5, -511, блок 6 дешифраторов, вхо7 нацальной установки устройства,группу управляющих входов 8, первые9-12 и вторые 13-16 адресные входыс первого по четвертый блоков памяти,а также информационные выходы 17-20этих блоков, первые группы входов 21и выходов 22, вход-выход 23, синхро" .вход 24, вход 25 начальной установки,группу управляющих входов 26 х-гокоммутационного блока, первый 27 ивторой 28 синхровходы устройства,вторые группы выходов 29 и информационных входов 30 -го коммутационногоблока. 1 з,п. ф"лы, 3 ил, 15823 53 4Изобретение относится к вычислительной технике и может быть использовано для реализации управляющих икоммутирующих устройств в микропроцессорных системах.,5Цель изобретения - увеличение информационной емкости матрицы путемдинамической перестройки триггеров.На фиг, 1 представлена структурная схема матрицы, на Фиг. 2 - структурная схема д-го коммутационногоблока; на Фиг. 3 - структурная схема;блока ввода.-вывода.Матрица (фиг, 1) содержит с первого по четвертый блоки 1-4 памяти,:с первого по М-й коммутационные блоки 5, -5, блок 6 дешифраторов, вход7 начальной установки устройства,группу управляющих входов 8 устрой:ства, первые адресные входы 9-12 с;первого по четвертый блоков памяти,вторые адресные входы 13-16 с первого по четвертый блоков памяти, инФормационные выходы 17-20 с первого 2но четвертый блоков памяти, первуюгруппу информационных входов 21 1-гокоммутационного блока, первую группувыходов 22- го коммутационного блока, вход-выход 23 1-го коммутационно- З 0го блока, синхровход 24 -го коммутационного блока, вход 25 начальнойустановки -го коммутационного блока,группу управляющих входов 26 1-гокоммутационного блока, первый 27 и. второй 28 си нхровх оды уст ройс т ва,вторую группу выходов 29 1-го комму тационного блока и вторую группу инФормационных входов 30 х-го коммутационного блока,40д-й коммутационный блок (фиг. 2)включает первый 31 и второй 32 узлы памяти, первый 33 и второй 34мультиплексоры, первый 35 и второй36 элементы ИЛИ, блок 37 ввода-вывода первый синхровход 38 блока вводавывода, пеовый управляющий вход 39блока ввода-вывода, информационныйвход 40 блока ввода-вывода, второйуправляющий вход 41 блока ввода-вывода, вход 42 сброса блока ввода-вы 50вода и выход 43 блока ввода-вывода.Блок ввода-вывода (Фиг. 3) образуют мультиплексор 44, первый 45и второй 46 узлы коммутации, элемент47 с тремя состояниями, элементНЕ 48, с первого по шестой элементыИ 49-54 и с первого по пятый элементы ИЛИ 55-59. Перестраиваемый триггер, реализованный на элементах 49-59, предназначен для хранения одного разрядавнутреннего состояния автомата, реализуемого на логической матрице спрограммируемой памятью. Подача навторой управляющий вход блока 37сигнала "0" или "1" определяет соответственно настройку триггера на реализацию 0- или Т-триггера,Устройство работает следующимобразом.Перед началом работы на вход начальной установки устройства приходитсигнал, устанавливающий перестраиваемые триггеры устройства в начальное состояние., Работа устройства на" .чинается с подачи на его группу управляющих входов настроечного кода,который через блок 6 дешифраторовзадает мультиплексорам 33,34 и 44и узлам 45 и 46 коммутации 1 - гокоммутационного блока, где= 1М, соответствующий режим работы. Поэтому же настроечному коду -йвход-выход устройства настраиваетсялибо на выход устройства, либо навход устройства в зависимости от сигнала на управляющем входе элемента47. Соответствующий настроечный кодпозволяет использовать для реализации булевой функции на информационном или втором управляющем входеблока 37 от одного до четырех узловпамяти устройства. При этом возможноиспользование информации (термоз)одних и тех же узлов памяти для реализации от двух до четырех булевыхФункций. Такт работы устройства определяется в зависимости от сигналов напервом и втором синхровходах устрой"ства, а также информации на первоминформационном выходе узла 31 памяти-го коммутационного блока,= 1,М, Пусть на первый и второйсинхровходы устройства поступает одини тот же тактовый сигнал Т, а навход 8 устройства подан настроечныйкод, который настраивает мультиплексор 44 на выдачу сигнала на входыэлементов И 51-54, Тогда такт работыустройства определяется периодом следования тактового сигнала, Рассмотрим -й такт работы устройства,На информационные входы и входы-вы"ходы устройства, настроенные по настроечному коду как входы, поступаетвходной код, который обозначим сос5 15823 тоянием х . Код х и состояние певрестраиваемых триггеров коммутационных блоков устройства, составляющих5 внутреннее состояние а; логической матрицы, определяют адреса на адресных входах блоков 1-4 памяти и узлов 31 и 32 памяти коммутационных блоков устройства. На информационных выходах блоков 1-4 памяти и узлов 31 и 32 памяти появляются коды, определяющие код выходного состояния у , которыйфвыдается по входам-выходам устройст ва, настроенным как выходы логической матрицы. Одновременно на вторые управляющие входы блоков 37 ввода-вывода с выходов элементов ИЛИ 36 поступает код настройки Р перестраива О мых триггеров на типы триггеров вследующем (с+1)-м такте работы. Наинформационные входы блоков 37 вводавывода коммутационных блоков устройства с выходов элементов ИЛИ 35 коммутационных блоков поступает кодсвозбуждения К При поступлении следующего (+1)-го сигналана первыйи второй синхровходы устройства перестраиваемые триггеры коммутационных30блоков устанавливаются в новые состояния, что соответствует коду следующего внутреннего состояния а ".,3Информация в блоках 1 - 4 памятии узлах 31 и 32 памяти коммутационных блоков определяет режим коммутации информационных входов. и выходовустройства наряду с информацией нагруппе управляющих входов 8. Это позволяет использовать устройство дляреализации различных функций коммутации, систем булевых Функций, а такжефункций возбуждения автомата,Логическая матрица с программируемой памятью позволяет при эквивалентных аппаратных затратах увеличить эффективную информационную емкость устройства по записи в негореализуемой системы булевых функцийкоммутаций или цифрового автомата,Это достигается за счет двух факторов:в устройстве используются общиетермы для реализации различных каквыходных функций коммутации, так ифункций возбуждения автоматов;в устройстве динамически перестраиваются типы триггеров автомата в 53 бпроцессе его Функционирования, что позволяет задавать оптимальный набор типов триггеров не статицески (как в известном устройстве, т.е. не изме- няя этот набор в процессе Функционирования автомата), а динамически в каждом такте работы устройства,формула изобретения 1. Логическая матрица с программируемой памятью, содержащая с пер"вого по четвертый блоки памяти, спервого по И-й коммутационные блоки,где Б - число входов-выходов устройства, блок дешифраторов, причемгруппа управляющих входов устройства соединена с группой информационныхвходов блока дешифраторов, вход на"чальной установки устройства подключен к входу нацальной установки К-гокоммутацибнного блока, К = 1. ,И,1-й информационный вход устройствасоединен с первь,м адресным входом1-го блока памяти, 1 = 1,4, вторыеадресные входы первого и второгоблоков памяти соединены с информационными вьходами соответственнотретьего и четвертого блоков памяти,вторые адресные входы которых соединены с первыми группами выходовсоответственно первого и (И/2+1)-гокоммутационных блоков, информационныевыходы первого и второго блоков памяти соединены с первыми группами инФормационных входов соответственноИ-го и И/2-го коммутационных блоков,первая группа информационных входов1-го коммутационного блока соединенас первой группой выходов (1+1.)-гокоммутационного бпока, 1 = 1,(, /2 1 ) (1 т/2.1)1 входК-го коммутационного блока, К = 1,М является входом-выходом устройства, первый синхрсвход устройствасоединен с синхровходами с первого поИ/2-й коммутационных блоков, второйсинхровход устройства соединен ссинхровходами с (И/2+1)-го по Б-йкоммутационных блоков, К-я группавыходов блока дешифраторов соединенас группой управляющих входов К-гокоммутационного блока, К=1М,вторая группа выходов 1-го коммутационного блока соединена с второйгруппой информационных входов (1+1)го коммутационного блока, 1 = 1,3,5,И, вторая группа информацион1,32 З 53нык входов 1-го коммутационного олс третьим входами группы управляющихка соединена с второй группой выхо- входов К-го коммутационного блока,дов ," +1) -го коммутационного блока, первые выходы первого и второго муль 1 " 1,3,50-1, причем К-й ком- типлексоров соединены соответственномутационный блок содержит первый с первым и вторым входами первогоузел памяти, первый элемент ИЛИ и элемента ИЛИ К-го коммутационногоблок ввода-вывода, прицем первая блока, третьи и четвертые входы котогруппа информационных входов К-го рого соединены с первым и вторымкоммутационного олока соединена свходами второй группы информационных; первым адресным входом первого узла входов К-го коммутационного блока,памяти, первый информационный выход вторые выходы первого и второго муль первого узла памяти соединен с пер- типлексоров соединены соответствен, вым синхровходом блока ввода-вывода, но с первым и вторым входами второго, второй синхровход которого соединен 15 элемента ИЛИ К-го коммутационного: с синхровходом К-го коммутационного блока, третьи и четвертые входы котоблока, лервый вход группы управляю- рого соединены соответственно счщих входов которого соединен с. первым третьим и четвертым входами второиуправляющим входом блока ввода-выво- группы информационных входов К-года, вход начальной установки которо коммутационного блока первый и втого соединен с одноименным входом рой выходы второй группы выходов ко"К"го коммутационного блока. вход-вы- торого соединены соответственно сход которого соединен с входом-вы- третьим и четвертым выходами первогоходом блока ввода-вывода, выход кото- мультиплексора К-го коммутационногорого соединен с вторым адресным вхо блока третьи и четвертые выходы втодом первого узла памяти К-го комму- рого мультиплексора К-го коммутационтационного блока, информационный ного блока соединены соответственночвход блока ввода-вывода соединен с с третьим и четвертым выходами второивыходом первого элемента ИЛИ К-го группы выходов К-гэ коммутационногокоммутационного блока, о т л и ч а- .;, блока,ю щ а я с я тем, что, с целью уве. Матрица по и, 1, о т л и ч алицения информационной емкости уст- ю щ а я с я тем, цто блок вводаройства за счет динамицеской перест- вывода содержит мультиплексор, пер"ройки триггеров, в К-й коммутационный вый и второй узлы коммутации, элементблок устройства введены второй узел , с тремя состояниями элемент Нс, спамяти, первый и второй мультиппек- первого по вестой элементы ИЛпри"соры, второй элемент ИЛИ, причем вто- чем первый и второй информационныерой информационный выход первого уз- входы мультиплексора соединены соотч юла памяти соединен с первым адресным ветственно с щинои логицескои еди входом второго узла памяти К-го ком- АО ницы и нуля, третьи ртретьи и четвертые инмутационного блока, первыи информа" Формационные в одь у .- рмФо ма ионные вхо ы мультиплексора, ционный выход которого соединен с дсоеинень 1 соответственно с первым ипервои группои информацион вторым синхровходами блока ввода-вь 1 дов К-го коммутационного блока, вто- вода, первый управляющий вход которой адресный вход второго узла памяти, рого со дине у р"ого сое инен с правляювими входамисоединен с выходом олока ввода-выво- мультиплексор ргм льтиплексора первого и второгода К-го коммутационного блока, второй узлов коммутации, выход второго узлауправляющии вход которого сторого соединен коммутации является выходом блокас выходом второго элемента ИЛИ, вто- ввода-вывода, вход-выход которогорой информационныи выход второго у "ход второго уз" соединен с первым информационнымла памяти соединен с входом сбросх дом созоса входом второго узла коммутации и сК-г оммутацион- входом-выходом элемента с тремя сосблока ввода-вывода К-го коммут цтояниями, управляющий вход которогоного олока, третьи информационные.выходы первого и второго узлов ит рого узлов памяти соединен с первым выходом мультисоединены с информационными входф ионными входами плексора, информационный вход элемента с тремя состояниями соединен ссоответственно первого и второговыходом первого узла коммутации,.мультиплексоров К-го коммутационногоинформационный вход блока ввода-вывоблока, управляющие входы которыхда соединен с первыми входами перво"соединены соответственно с вторым иго и второго элементов И, выходыкоторых соединены с входами первогоэлемента ИЛИ, выход которого соединен с первым входом третьего элемента И, первый вход четвертого элемента И соединен с информационным входом блока ввода-вывода, с входомэлемента НЕ, с первым информационнымвходом первого узла коммутации, второй информационный вход которогосоединен с выходом элемента НЕ, вторые входы третьего и четвертого ипервые входы пятого и шестого элементов И соединены с вторым выходоммультиплексора, выходы третьего ичетвертого элементов И соединены спервыми входами второго и третьегоэлементов ИЛИ, выходы которых соединены соответственно с вторыми входами пятого и шестого элементов И,выходы которых соединены с первымивходами четвертого и пятого элементовИЛИ, выходы которых соединены соответственно с третьими входами треть 23531 Оего и четвертого элементов И, выходвторого элемента ИЛИ соединен свторым входом третьего элемента ИЛИ,5выход которого соединен с вторымвходом второго элемента ИЛИ, выходчетвертого элемента ИЛИ соединен стретьим информационным входом первого узла коммутации, вторым информационным входом второго узла коммутации и вторым входом пятого элемента ИЛИ, выход которого соединен счетвертым информационным входомпервого узла коммутации и вторым входом четвертого элемента ИЛИ, третийвход которого является входом начальной установки блока ввода-выво"да, вход сброса которого соединен стретьим входом пятого элемента ИЛИ,20 третий информационный вход второгоузла коммутации соединен с информа"ционным входом блока ввода-вывода,второй управляющий вход которогосоединен с вторыми входами первого25 и второго элементов И,