Устройство для обнаружения ошибок в параллельном разрядном коде с постоянным весом к

(19) И р 606 Р 11/О ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1. Патент США В 3851307,кл. С 06 Р 11/08, 1974.2. Авторское свидетельство СССРВ 428385, кл. С 06 Р 11/10, 1974(54)(57) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯОШИБОК В ПАРАЛЛЕЛЬНОМ й-РАЗРЯДНОМКОДЕ С ПОСТОЯННЫМ ВЕСОМ К, содержащее генератор тактовых импульсов,элемент ИЛИ, триггер и (и+2)-разрядный распределитель импульсов, каждый разряд которого содержит КБ-триггер, два элемента И-НЕ, причем вкаждом разряде распределителя импульсов единичный выход КБ-триггера соединен с первым входом первого элемента И-НЕ, выход которого соединенс первым входом второго элементаИ-НЕ, выход второго элемента И-НЕсоединен с первым К-входом КБ-триггера, выход первого элемента И-НЕ ннулевой выход КБ-триггера (и+1)-горазряда распределителя импульсовсоединены соответственно с первымБ-входом КБ-триггера и третьим входом первого элемента И-НЕ (и+2)-горазряда распределителя импульсов,единичный выход КБ-триггера (п+2)-горазряда распределителя импульсовсоединен с вторым входом второго элемента И-НЕ (и+1)-го разряда распределителя, выход генератора тактовыхимпульсов соединен с вторыми входами первых элементов И-НЕ всех разрядов распределителя импульсов, о тл и ч а ю щ е е с я тем, что, с целью увеличения быстродействия устройства, в него введены счетчик импульсов по модулю (К+1), блок синхронизации и и блоков коммутации, каждый из которых содержит три коммутатора, причем в каждом -м блоке коммутации (1 1,п) первый выход первого коммутатора соединен с Б-входом КБ-триггера -го разряда распределителя и -м входом элемента ИЛИ, вход каждого д-го разряда контролируемого кода устройства соединен с управляющими входами первого, второго и третьего коммутаторов -го блока коммутации первые выходы Уй второго и третьего коммутаторов е -го блока коммутации соединены соответственно с третьим входом первого и вторым входом второго элементов И-НЕ х-го разряда распределителя импульсов, выход первого элемента И-НЕ, нулевой и единичные выходы КБ-триггера ь-го разряда распределителя соединены с первьвии инфорч мационными входами соответственно первого, второго и третьего коммутаторов з.-го блока, вторые выходы первого, второго и третьего коммутаторов х-го блока соединены соответственно с вторьачи информационными входами первого и второго коммутаторов (+1)-го блока,с вторым информационным входом третьего коммутатора (-1)-го блока, вторые выходы первого и второго коммутаторов и-го блока соединены соответственно с Б-входом КБ-триггера и третьим входом первого элемента И-НЕ (и+1)-го разряда распределителя импульсов, единичный выход КБ-триггера (и+1)-го разряда распределителя1149260 25 импульсов соединен с вторым информационным входом третьего коммутатораи-го блока коммутации, второй выходтретьего коммутатора первого блокакоммутации соединен с вторым входомвторого элемента И-НЕ (и+2)-го разряда распределителя импульсов, выход первого элемента И-НЕ и нулевойвыход КБ-триггера (и+2)-го разрядараспределителя импульсов соединенысоответственно с вторыми входамипервого и второго коммутаторов пер-.вого блока коммутации, выход генератора тактовых импульсов соединенс тактовым входом блока синхронизации, первый и второй выходы которогосоединены соответственно с входомсинхронизации триггера и с вторымиК-входами КБ-триггеров с первого Изобретение относится к автоматике и вычислительной технике и можетиспользоваться для построения различных устройств обработки дискретной информации, 5Известна схема. контроля двух итолько двух линий из шести, которая содержит пять логических схем,соединенных последовательно, Каждаясхема соединена входами с выходами 10предыцущей схемы и входной шиной.Каждая логическая схема содержитустройство, реагирующее на наличие .двух и только двух входных сигналовна линиях Я .35Недостатком данной схемы являютсяее ограниченные функциональные возможности: она позволяет обнаруживать наличие сигналов на двух линияхиз шести, обнаруживать ошибки в ко" 20дах большей разрядности или кодах синым весом она не может. Кроме того,схема характеризуется большим объемом оборудования,Наиболее близким по технической сущности к предлагаемому является устройство для контроля двоичного кода на четность, содержащее элемент ИЛИ, распределитель импульсов, триггер и группу элементов И, первые входы которых соединены с выходапо (и+1)-й разряд распределителя,второй выход блока синхронизациисоединен с вторым Б-входом (и+2)-горазряда распределителя и входомначальной установки счетчика импульсов по модулю (К+ 1), единичный выход КБ-триггера (п+1)-го разрядараспределителя импульсов соединен спервым информационным входом блокасинхронизации, выход элемента ИЛИсоединен со счетным входом счетчикаимпульсов по модулю (К+ 1), выходыкоторого, соответствующие весам Ки (К+1), соединены соответственнос информационным входом триггера ивторым информационным входом блокасинхронизации , выход триггераявляется выходом контроля устройства,ми соответствующих контролируемых разрядов, выходы элементов И соединены со входами элемента ИЛИ, выход которого соединен со счетным входом триггера, выход которого является .выхсд.м устройства, выходы распределителя импульсов соединены со вторыми входами соответствующих элементов И группы, первый выход распределителя импульсов соединен с нулевым входом триггера, тактовый вход устройства соединен со входом распределителя 21 .Однако известное устройство обладает малым быстродействием, поскольку для получения результата требуется (и+1) тактов работы,ималыми функциональными возможностями, так как оно не позволяет обнаруживать ошибки в кодах с постоянным весом.Целью изобретения является повы,шение быстродействия устройства.Указанная цель достигается тем, что в устройство для обнаружения ошибок в параллельном п-разрядном коде с постоянным весом К, содержащее генератор тактовых импульсов, элемент,ИЛИ, триггер и (и+2)-разрядный распределитель импульсов, каждый разряд которого содержит КБ-триггер, два элемента И-НЕ, причем в каждом разряде распределителя,импульсов единичный выход КБ-триггера соединен с первым входом первого элемента И-НЕ, выход которогосоединен с первым входом второгоэлемента И-НЕ, выход второго элемента И-НЕ соединен с первым К-входом КБ-триггера, выход первого элемента И-НЕ и нулевой выход КБ-триггера (и+1).-го разряда распределителя. импульсов соединены соответственно с первым Б-входом КБ-триггераи третьим входом первого элементаИ-НЕ (и+2)-го разряда распределителя импульсов, единичный выходКБ-триггера (п+2)-го разряда распределителя импульсов соединен совторым входом второго элемента И-НЕ(и+1)-го разряда распределителя,выход генератора тактовых импульсовсоединен со вторыми входами первыхэлементов И-НЕ всех разрядов распределителя импульсов, введены счетчикимпульсов по модулю (К+1), блоксинхронизации и п блоков коммутации,каждый из которых содержит три коммутатора, причем в каждом 1-м блокекоммутации (=1,п) первый выход первого коммутатора соединен с Б-входомКЯ-трнггера -го разряда распределителя и -м входом элемента ИЛИ,вход каждого -го разряда контролируемого кода устройства соединен суправляющими входами первого, второго и третьего коммутаторов -гоблока коммутации, первые вьпсодывторого и третьего коммутаторовд-го блока коммутации соединенысоответственно с третьим входомпервого и вторым входом второго элементов И-НЕ -го разряда распределителя импульсов, выход первогоэлемента И-НЕ, нулевой и единичныевыходы КЯ-триггера д-го разрядараспределителя импульсов соединеныс первыми информационными входамисоответственно первого, второго итретьего коммутаторов ь-го блокакоммутации, вторые выходы первого,второго и третьего коммутаторов1-го блока коммутации соединенысоответственно со вторыми информационными входами первого и второгокоммутаторов (1+1)-го блока коммутации,со вторым информационнымвходом третьего коммутатора (д)-гоблока коммутации, вторые выходыпервого и второго коммутаторови-го блока коммутации соединены,со 5 0 45 50 блоки 7-1 - 1-п коммутации, выход55 .8 контроля и входы 9 контролнруе 15 20 25 ЗО 35 40 ответственно с Б-входом КБ-триггераи третьим входом первого элемента.И-НЕ (и+1)-го разряда распределителя импульсов, единичный выходКБ-триггера (и+1)-го разряда распределителя импульсов соединен совторым информационным входом третье.го коммутатора и-го блока коммутации, второй выход третьего коммутатора первого блока коммутации соединен со вторым входом второго элемента И-НЕ (и+2)-го разряда распре,делителя импульсов, выход первогоэлемента И-НЕ и нулевой выходКБ-триггера (и+2)-го разряда распределителя импульсов соединенысоответственно со вторыми входамипервого и второго коммутаторов первого блока коммутации, выход генератора тактовых импульсов соединенс тактовым входом блока синхронизации, первый и второй выходы которогосоединены соответственно со входомсинхронизации триггера и со вторымиК-входами КБ-триггеров с первогопо (и+1)-й разряд распределителя,второй выход блока синхронизациисоединен со вторым Б-входом (и+2)-горазряда распределителя и входом начальной установки счетчика импульсовпо модулю (К+1), единичный вьвсодКБ-триггера (и+1)-го разряда распре.делителя импульсов соединен спервым информационныс входом блока син.хронизации, вьпсод элемента ИЛИ соединен со счетным входом счетчикаимпульсов по модулю (К+1), выходыкоторого, соответствующие весам Ки (К+1), соединены соответственнос информационным входом триггера ивторым информационным входом блокасинхронизации, выход триггера является выходом контроля устройства. На фиг, 1 дана структурная схема предлагаемого устройства для общего случая; на фиг. 2 к 3 - схемы коммутаторов. Предлагаемое устройство содержитсчетчик 1 импульсов ло модулю(К+1), элемент ИЛИ 2триггер 3,блок 4 синхронизации генератор 5тактовых импульсов, разряды 6-16-(и+2)распределителя импульсов и мого кода.Разряд 6-.3. распределителя импульсов содержит КБ-триггер 10, единич 1149260ный выход которого соединен с первым входом элемента И-НЕ 11, выход которого соединен с первым входом элемента И-НЕ 12, соединенного выходом с первым К-входом КБ-триггера 10.Блок 7-1 коммутации содержит три коммутатора 13, 14 и 15, причем первый выход коммутатора 13 и его первый информационный вход соединены соответственно (фиг, 1) с входом КБ-триггера 10 и выходом элемента И-НЕ 11 разряда б-х распределителя импульсов, первый выход коммутатора 14, его первый информационный вход соединены соответственно с третьим входом элемента И-НЕ 11 и инверсным выходом триггера 10 разряда 6-, первый выход и первый информационный вход коммутатора 15 соединены соответственно с вторым входом элемента И-НЕ 12 и прямым выходом триггера 10 разряда 6-1. Управляющие входы коммутаторов 13, 14, 15 блока 6- соединены с -й входной шиной х;.Вторые выходы коммутаторов 13 и 14 и второй информационный вход коммутатора 15 блока 7" (1=1,2, п) соединены соответственно с первыми информационными входами коммутаторов 13, 14 и вторым выходом коммутатора 15 блока 7-(+1), а выход блока 7-и - с Б-входом триггера 10, третьим входом элемента И-НЕ 11 и прямым выходом триггера 1 О разряда 6-(и+1) распределителя импульсов соответственно, Выход элемента И-НЕ 11, инверсный выход триггера 10 и второй вход элемента И-НЕ 12 (и+1)-го разряда 6"(п+1) распределителя импульсов соединены соответственно с первым Б-входом триггера 1 О, вторым входом элемента И-НЕ 11 и прямым выходом триггера 1 О разряда 6-(и+2) распределителя импульсов. Выход элемента И-НЕ 11, инверсный выход триггера 10 и второй вход элемента И-НЕ 12 разряда 6-(и+2)распределителя импульсов соединены соответственно, с первым информационным входом коммутатора 13, первым информационным входом коммутатора 14 и вторым выходом коммутатора 15 блока 7-1.Входы элемента ИЛИ 2 соединены с Б-входами триггеров 10 разрядов 6-1 " 6-и распределителя импульсов,соединенными с первыми выходами ком.мутаторов 13 соответствующих блоков7-1 - 7-п, а выход - со счетнымвходом счетчика 1 импульсов по5 модулю (К+1), вход начальной установки которого соединен с К-входамитриггеров 10 разрядов 6-1 - 6-(и+1)распределителя импульсов, вторымБ-входом триггера 10 разряда 6-(и+2)распределителя импульсов и вторымвыходом блока 4 синхронизации, первый выход счетчика 1, соответствующий весу К, соединен с информационным входом триггера 3, а второй15 выход, соответствующий весу (к+ 1)с вторым входом блока 4 синхронизации, тактовый вход которого соединен с вторыми входами элементов И-НЕ11 разрядов 6-1 - 6-(и+2) распреде 20 лителя импульсов и выходом генератора 5 тактовых импульсов, первыйвход - с прямым выходом триггера 10разряда 6-(и+1) распределителя импульсов, а первый выход - с входом25 синхронизации триггера 3,Предлагаемое устройство можетбыть реализовано при любой регулярной реализации распределителя импульсов (разница заключается в требуемомЗО количестве коммутаторов в каждомблоке 7-) по числу пар входов-выходов переноса в разряде распределителя и.ю ульсов б-. Причем с входамикаждого коммутатора соединяютсяодноименные выходы данного и предыдущего (последующего), если переносв данный разряд по данному входупроисходит иэ последующего разрядараспределителя импульсов.40 Схемная реализация коммутаторадля случая импульсов отрицательнойполярности показана на фиг. 2, а дляслучая импульсов положительной полярности - на фиг. 3.4 З Счетчик 1 импульсов по модулю(К+ 1) выполняется в виде счетчикана1 оя (К+2) разрядов, выходыкоторого соединены с входами двухэлементов И, формирующих на выходах50 единичный потенциал, когда счетчиком сосчитано К (К+1) импульсов,соединяется прямыми входами с выходами счетчика, вес которых равенвесу ненулевых разрядов двоичногопредставления числа К (К+1), а инверсными входами - с остальнымиразрядами счетчика. Выход элементаИ, формирующего на выходе единичный1149260 потенциал, когда счетчиком сосчитано К импульсов, является первым выходом накопителя, а выход другого элемента И - его вторым выходом,Блок 4 синхронизации реализует следующие логические функции:на первом выходе (у ч У )У2Зфна втором выходе (У Ч У 2) У р где У 1,У, - сигнал на первом и втором входах соответственно;у, - сигнал на тактовом входе,Функционирование устройства для . обнаружения ошибок в параллельном и-разрядном коде с постоянным весом К происходит следующим образом.В.исходном состоянии счетчик 1 по модулю (К+ 1), разряды 6 распределителя импульсов и триггер 3 сброшены. При этом в единичном состоянии находится разряд 6-(и+2) распределителя импульсов.Разряды 6 распределителя импульсов с блоками 7 коммутации и элементом ИЛИ 2 образуют управляемый скани рующий мультиплексор, который в течение цикла работы формирует на выходе элемента ИЛИ 2 последовательность из ш импульсов, где ш - число единичных потенциалов на входах устройст- ЗО ва, т,е. преобразует количество единичных потенциалов на входах в унитарный код. Последнее осуществляется следующим образом. Если на входную шину х; подан нулевой потенциал, то блок 7-д коммутации отключает входы - выходы разряда 6 распределителя импульсов и работает в режиме трансляции сигналов, поступающих на входы комму таторов с выходов блоков 7-(1+1) и 7-(д) коммутации на входы блоков 7-(-1) и 7-(1+1) коммутации соответственно, Если х, = 1, то блок 7-ь коммутации подключает 45 входы-выходы разряда 6 распределителя импульсов к входам-выходам коммутаторов блоков 7-(1-1) и 7-(1+1). В результате все разряды распределителя импульсов, для которых х =0 501 оказываются отключенными и образуется распределитель импульсов только из разрядов, для которых х;=1.При подаче. тактовых импульсов осуществляется последовательное 55 формирование на выходе элемента ИЛИ 2 импульсов по числу разрядов входного кода, для которых х;= 1. Таким В первом случае в момент приходана вход счетчика 1 (К+1)-го импульса единичный потенциал пропадаетна его первом выходе и появляется 20 на втором выходе, поступая на входблока 4 синхронизации. При этомна выходе блока 4 синхронизации,соединенном с входом синхронизациитриггера 3, формируется разрешающийпотенциал, и в триггер 3 записывается нулевой потенциал с первоговыхода счетчика 1 импульсов по модулю (К+). По окончании тактовогоимпульса разрешающий потенциал навыходе блока 4 синхронизации, соединенном с входом синхронизациитриггера 3, пропадает, а на еговтором выходе появляется сигНалсброса, поступающий на входы сбросаразрядов 6 распределителя импульсови вход начальной установки счетчика1 импульсов по модулю (К+ 1), устанавливая их в исходное состояние, Послесброса счетчика 1 импульсов единичный потенциал на его втором выходепропадает и сигнал сброса на второмвыходе блока 4 синхронизации оканчивается.Во втором случае 7 х; с К единичный потенциал на втором выходесчетчика 1 импульсов по модулю (К+ 1).не появляется. Единичный потенциалпоступает на вход блока 4 синхронизации с выхода разряда 6-(и+1)распределителя импульсов послеопроса последнего входа х " = 1 в4момент прихода очередного тактовогоимпульса. При этом в течение длительности тактового импульса происходит запись в триггер 3 потенциалас первого выхода счетчика 1 импульсов по модулю (К+1) (нулевого, если образом исключается опрос входныхшин, для которых х;= О, что и обеспечивает повьпнение быстродействия,Формируемые на выходе элемента 5 ИЛИ 2 импульсы считаются счетчикомимпульсов по модулю (К+1), Функционирование таким образом происходит либо до момента, когда счетчиком 1 будет сосчитан (К+1) импульс, очто имеет место прихК, либоУдб опроса всех входов х;, прирх К.511 3 11 5 11 6 1000001000 1100001001 0110100111 0011111111 0000000001 11 6 11 2 20Дня рассмотренного примера достигается повышение, быстродействияболее в чем в два раза.Таким образом предлагаемое устройство для обнаружения ошибок обеспечивает повышение быстродействия. о приск сК 1 л при ,е хКтактов. я о х;.К и единичного, если Е х=К),ф а по его окончании сброс разрядов 6 распределителя импульсов и начальная установка счетчика 1 импульсов 5 по модулю (К+ 1), После сброса разря" дов 6 распределителя импульсов единичный потенциал на выходе разряда 6-(и+1) пропадает и сигнал сброса10 оканчивается.Цикл работы устройства окончен, в триггер 3 записан результат. Все блоки возвращены в исходное состояние. Со следующего такта начинается новый цикл работы.1 эПредлагаемое устройство обеспечивает повышение быстродействия. Цикл работы известного устройства составляет И= (и+1) такт. Цикл работы предлагаемого устройства составляет о Ех +1ф К+1 В таблице приведены сравнительные данные числа тактов цикла работы известного и предлагаемого устройств для случая и = 10 и К = 5 для различных входных кодов, Ф Входной ходХХХХХККККК1149260 фиг. игал итель И. Т.Фанта Соста Техре ль рректор Редакто го Заказ 1895/35 Филиал ППП "Патент", г. Ужгород, ул. Проектна Тираж 710 ВНИИПИ Государственно по делам изобретении 113035, Москва, Ж, РПодписнокомитета СССРи открытийшская наб д. 4/5