Буферное запоминающее устройство с самоконтролем

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕ(НИХРЕСПУБЛИН ае (113 У 511 .6 11 С 11/О ГОСУДАРСТВЕННЫЙ ПО ДЕЛАМ ИЗОБРЕ ОТНРЫТЮ ЙИ СТВ рм ОПИСАНИЕ Ин Р СНИДЕВЪ(56) 1, Авторское свидетельство ССС .9 641503, кл., 6 11 С 29/00, 1977.2. Авторское свидетельство СССР 9 367460, кл. б 11 С 29/00, 1972 (прототип).(54)(57) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее накопитель, адресные входы которого подключены к выходам счетчика, а выходы соединены с входами выходного регистра, и .формирователь сигналов считывания, вход которого является входом считывания устрой- . ства, о т л и ч аю щ е е с я тем, что, с целью повышения надежности устройства, в него введены формирователь, единичных сигналов, формирователь нулевых сигналов, Формирователи управляющих сигналов, элемент ИЛИ, переключатель, дешифраторы и, формирователь сигналов ошибки, причем первый и второй входы переключателя соединены соответственно с выходом формирователя единичных сигналов и с выходом формирователя нулевых сигналов, а выходы подключены к информационным входам накопителя, одни из выходов формирователей управляющих сигналов соединены соответственно с входами управления записью накопителя, с первым входрм элемента ИЛИ, с управляющим входом формирователя сигналов ошибки и с третьим входом переключателя и управляющими входами первого и второго дешифраторов, информационные входы которых подключены к выходам накопителя, а выходы - к входам формирователя сигналов ошибки, выход которого соединен с первыми входами формирователей управляющих сигналов, управляющим входом Формирователя сигналов считывания и вторым входом ЕФ элемента ИЛИ, выход которого подключен к входу счетчика, а третий вход элемента ИЛИ - к тактовому выходу формирователя сигналов считывания, информационный выход которого соединен с управляющим входом Я выходного регистра и вторыми входами формирователей управляющих сигналов, третйй вход и другие выходы которых являются соответственно управляющими входом и выходом разрешения записи устройства, информационными входом и выходом разрешения считывания которого являются соответственно четвертый вход переключателя и управляющий выход фо ирователя сигналов считывания.Изобретение относится к вычислительной технике и может быть использовано при построении буферныхзапоминающих устройств, работающихпо принципу фСтек" или по принципу"Очередьф, 5Известно буферное запоминающееустройство с самоконтролем, содержащее регистр адреса, накопитель,регистр числа, блок контроля, дополнительный регистр, коммутатор, 10счетчик, дополнительный накопитель,дешифратор, блок управления, формирователь кодов, шины адреса, входустройства, выходную шину 1.Недостатком этого устройства 15является наличие дополнительногонакопителя, а также сложность.Наиболее близким к изобретениюпо технической сущности являетсябуферное запоминающее устройство ссамоконтролем, содержащее блок памяти, датчик кода адреса, к выходамкоторого подключены входы дешифратора, регистры, связанные соответственно с входом и выходом памяти,причем выходы. регистров подсоединены к входам блока обнаружениянеисправных ячеек памяти, выход которого подключен к входу датчикакода адреса 2,Недостатком известного устройстваявляется низкая надежность вследствие того, что оно требует записив неисправную ячейку кода пробела,чтобы при считывании пропустить ее,В результате комбинация пробелаисключается иэ возможных и при считывании может появиться несоответствие между адресом выбррки и адресом, по которому записана инфор-.мация. 40Целью изобретения является повышение надежности устройства,Поставленная цель достигаетсятем, что в буферное запоминающееустройство с самоконтролем, содержащее накопитель, адресные входыкоторого подключены к выходам счетчика, а выходы соединены с входамивыходного регистра, и Формировательсигналов считывания, вход которогоявляется входом считывания устройства, введены Формирователь единичных сигналов, формирователь нулевыхсигналов, Формирователи управляющих сигналов, элемент ИЛИ, переключатель, дешифраторы и формировательсигналов ошибки, причем первый ивторой входы переключателя соединены соответственно с выходом формирователя единичных, сигналов ис выходом формирователя нулевых сигналов, а выходы подключены к информационным входам накопителя, днииэ выходов формирователей упраьляющих сигналов соединены соответственно с входами управления записью вако. 5 пителя, с первым входом элементаИЛИ, с управляющим входом Формирователя сигналов ошибки и с третьимвхОдом переключателя и управляющимивходами первого и второго дешифра-торов, информационные входы которыхподключены к выходам накопителяа выходы - к входам формирователясигналов ошибки, выход которого соединен с первыми входами формирователей управляющих сигналов, управляющим входом формирователя сигналов считывания и вторым входом элемента ИЛИ, выход которого подключенк входу счетчика, а третий вход элемента ИЛИ - к тактовому выходуформирователя сигналов считывания,информационный выход которого соединен с управляющим входом выходного регистра и вторыми входами формирователей управляющих сигналов,третий вход и другие выходы которыхявляются соответственно управляющими входом и,выходом разрешения записи устройства, информационными входом и выходом разрешения считывания которого являются соответственно четвертый вход переключателя иуправляющий выход формирователясигналов считывания. На фиг. 1 приведена структурнаясхема предложенного устройства;а на фиг. 2 - временная диаграмма,иллюстрирующая работу устройства.Предложенное устройство содержит накопитель 1, переключатель 2, формирователь 3 единичных сигналов, предназначенный для формирования кода "единиц", формирователь 4 нулевых сигналов, предназначенный для формирования кода "Нуля 1, элемент ИЛИ 5, счетчик б, выходной регистр 7, первый 8 и второй 9 дешифраторы, формирователь 10 сигналов ошибки, формирователи 11 управляющих сигналов и формирователь 12 сигналов считывания, информационные вход 13 и выход 14, вход 15 записи, вход 16 считывания, выход 17 разрешения записи и выход 18 разрешения считывания 1 фиг. 1), сигналы 19 считывания, поступающие на вход считывания, сигналы 29 на выходе формирователя нулевых сигналов, сигналы ,21 на выходе формирователя единичных сигналов, сигналы 22 контроля и сигналы 23 записи, поступающие с выходов формирователей управляющих сигналов соответственно на управляющие входы формирователя сигналовошибки и дешифраторов и на вход управления записью накопителя, сигнал 24 ошибки на выходе формирователя сигналов ошибки и сигнал 25 разрешения записи на выходе разрешения записи ( Фиг. 2 ).019492 3 1Накопитель может быть выполнен на ферритовых или на полупроводниковых элементах .памяти.Устройство работает следующим образом.В цикле записи сигнал записи по входу 15фиг. 1 ) передается.на формирователи 11, которые формируют сигналы управления переключателем 2 и сигналы 23 (фиг, 2 ) записи в накопитель 1. В пивом такте пере ключатель 2 подает на информационные входы накопителя 1 нулевые сигналы 20 т.екод "Нуля" ) из формирователя 4. Эта информация записывается по адресу, определяемому счетчиком б Затем эта информация считывается из накопителя 1 и поступает на дешифратор 9. формирователи 11 формируют сигнал 22 контроля, который подается на.дешифратор 9 и формирователь 10. В следующем такте переключатель 2 подает на информационные входы. накопителя 1 сигнал 21 с выхода формирователя 3 ( код "Единица" ), который записывается в ту же ячейку памяти накопителя 1, а затем считывается из накопителя 1 и поступает на дешифратор 8. формирователи 11 формируют еще один сигнал 22, который подается на дешифратор 8.и формирователь 10. Если ячейка неисправна, т.е. имеет место хотя бы один перехьд единицы в нуль или нуля в единицу, формирователь 10 вырабатывает сигнал 24 ошибки, который подается через эле- . мент ИЛИ 5 на счетчик б, увеличивая его на единицу. Этим самым достигается пропуск неисправной ячейки памяти накопителя 1Этот же сигнал, поступая на вход формирователей 11, инициирует новый цикл проверки следующей ячейки. Если же ячейка оказалась исправной, т.е. сигнал 24 ошибки формирователем 10 не сформирован; то формирователи 11 переключают переключатель 2 и информация с входа 13 записывается в предва-рительно проверенную ячейку памятинакопителя 1. Счетчик б увеличивает свое содержимое на единицу, ана выходе 17 появляется сигнал 25,5 который разрешает запись очереднойинформации в устрбйство.В цикле считывания сигнал 19считывания с входа 26 поступаетна формирователь 12 и далее на фор-10 мирователи 11. Информация из накопителя 1 по адресу, определенномусчетчиком б, считывается в регистр7, а затем начинается процедуратестирования ячейки памяти накопи 15 теля 1, аналогичная циклу записй.В случае, если ячейка памяти исправна, формирователь 12 формирует.сигнал. поступающий на выход 18, указывая тем самым, что информация навыходах регистра 7 истинная. Еслипри тестировании ячейки памятинакопителя 1 формирователь 10 выработал сигнал 24 ошибки, то Формирователь 12 не фиксирует сигнал разре 25 щения считывания, содержимое счетчика б изменяется ( увеличивается наединицу, если форма организациипамяти фОчередь", или уменьшаетсяна единицу, если Форма организациипамяти "Стек". Цикл считыванияповторяется с вновь выбранной ячейкой памяти накопителя 1.Таким образом, предлагаемое устройство позволяет. испольэовать накопитель 1, в котором вышли из строяЗ 5 несколько ячеек памяти, путем обходанеисправных ячеек, что особенно важно для усщойств, в которых затруднен или невозможен доступ для ремонта, за счет чего повышается на 40 дежность работы устройств, виполненных на ферритовых или полупроводниковых элементах памяти,Технико-экономическое преимущество предложенного устройства заключается в его более высокой надежности по сравнению с известным.1019492 г Составитель Т. ЭайцеваБратилло Техред И,Костик, Коррек Ровна акт Тираж 594,НИИПИ Государственного к по делам изобретений и 1Эаказ 3712 4 дпис СССР омитетаоткрытийшская на 5 ЗОЗ 5, Иосква, Ж 35, Рау бер дв 4/лиал ППП "Патент", г. Ужгород, ул, Проектная, 4