Буферное запоминающее устройство

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ нц 991512 Сетез Советски кСфцналистнчесннкРеспублик.6 С 088.8) еф аенам изобретений и етерытий(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО 1Изобретение относится к вычисли;тельной технике и может быть исполь. зовано при построении устройств хра- нения дискретной информации .Известно буферное запоминающее устройство, содержащее поразрядно соединенные регистрыНедостатками этих устройств являются их низкое быстродействие и большие аппаратурные затраты.Наиболее близким по технической сущности к изобретению является буферное запоминающее устройство, . содержащее р основных регистров, р основных триггеров, р элементов ИЛИ первой группы, р - 1 элементов ИЛИ второй группы, элементы И первой группы, р элементов И второй группы, инвертор, первую шину записи, шину тактовых импульсов и шину считывания, причем первая шина записи подключена к едииничному установочному входу первого основного триггера и к входу записи первого основ 2,ного регистра, входы которого подключены к первым входным шинам устройства, первые одноименные разрядные шины основных регистров соединены последовательно а выходные шиУны р-го основного регистра подключены к выходным шинам устройства черезпервые входы элементов И первой группы, единичные выходы основных триггеров подключены к первым входамсоответствующих элементов ИЛИ первойгруппы, а нулевые выходы основныхтриггеров, кроме первого, к первымвходаи соответствующих элементов ИЛИвторой группы, первые входы нечетных элементов И второй группы подключены к шине тактовых импульсовнепосредственно, а первые входы четных элеиентов И.второй группы, через 20 инвертор, выходы первых р - 1 элеиентов ИЛИ первой группы и выходы элементов ИЛИ второй группы - попарно квторыи и к третьим входам первых р элементов И второй группы, выход3 991р-го элемента ИЛИ первой группы подключен к второму входу р -го элемен 1та И второй группы., третий вход которого подключен к шине считывания,выходы первых р"1 элементов И второйгруппы подключены к первым входамзаписи основных регистров, кроме первого, к вторым входам соответствующих первых р -1 элементов ИЛИ первойгруппы, к вторым входам соответствующих элементов ЙЛИ второй группы,а выходы первого и второго элементовИ второй группы кроме того подключены соответственно к нулевым установочным входам первого и второго основных триггеров, выход р-го элемента И второй группы подключен к второму входу:р-го элемента ИЛИ первойгруппы и к вторым входам элементовИ первой группы.Устройство обладает высоким быстродействием, простотой управления.и может эффективно использоватьсяв вычислительных комплексах, например для решения задач абсолютноговосстановления последовательностисообщений устройством сопряженияв системе обработки данных в реальном времени2 ,Однако при решении задачи относительного восстановления последовательности сообщений существуют потери времени из-за необходимости обеспечивать синхронизацию относительнореперных точек. Исключить эти временные потери возможно путем применения нескольких известных буферных запоминающих устройств, хотяможно бы использовать только одинизвестный буферный накопитель итем самым существенно сократить количество оборудования устройства сопряжения в целом), если бы этот известный буферный накопитель обладалвозможностью реверсивной записи и реверсивного продвижения информации.Таким образом, недостатком известного буферного запоминающего устройства является отсутствие возможностиосуществления реверсивной записи иреверсивного продвижения хранимыхданных,Цель изобретения состоит в р-сширении Функциональных возможностейустройства за счет возможности реверсивного сдвига информации,Поставленная цель достигается тем,что в буферное запоминающее устройство, содержащее последовательно сое-.устройства, третьи входы других элементов И второй группы подключенык выходу элемента НЕ, дополнительновведены группы элементов ИЛИ, группу элементов И, дополнительный триггер и дополнительный регистр, входы которого являются другими информационными входами устройства, выходы дополнительного регистра подключены к другим входам последнего регистра, другие выходы каждого из регистров подключены к другим входампредыдущего регистра, управляющийвход дополнительного регистра подклю.чен к одному входу дополнительноготриггера и является третьим управляющим входом устройства, один выход дополнительного регистра подключен к четвертым входам элементов Ивторой группы, другие управляющиевходы регистров подключены к выходамсоответствующих элементов И третьейгруппы к одним из входов соответствующих элементов ИЛИ третьей, четвертой и пятой групп, другие входыэлементов ИЛИ третьей группы подключены к другим выходам соответствующих триггеров группы, другие входы 5 10 15 20 25 Зо 4диненные регистры, одни выходы каждого из которых подключены к одним входам гюследующего регистра, одни входы первого регистра являются одними информационными входами устройства, одни выходы последнего регистра подключены к одним входам элементов И первой группы, другие входы элементов И первой групппы подключены к выходу соответствующего элемента И второй группы, выходы других зле" ментов И второй группы подключены к управляющим входам ссютветствующих регистров и к одним из входов соответствующих элементов ИЛИ первой и второй групп, группу триггеров, одни входы которых подключены к другим входам соответствующих элементов ИЛИ первой группы, вторые входы триггеров группы подключены к другим входам соответствующих элементов ИЛИ второй группы, первый вход одного из триггеров группы подключен к управляющему входу первого регистра выходы элементов ИЛИ первой и второй групп гюдключены к первым и вторым входам соответствующих элементов И второй группы, третьи входы одних элементов И второй группы подключены к входу элемента НЕ и являются вторым управляющим входомЗ,9915элементов,ИЛИ четвертой группы подключены к одним выходам соответст-,вующих триггеров группы, другие входы элементов ИЛИ пятой группы подклю-,чены к выходам соответствующих эле-. 3ментов И второй группы, выходы элементов ИЛИ третьей и четвертой группподключены к первым и вторым входамсоответствующих элементов И третьейгруппы, третьи входы которых подкле" 1 Вины к другому выходу дополнительно"го триггера, четвертые входы однихэлементов И третьей группы подключе+ны к входу элемента ЙЕ, а четвертыевходы других элементов И третьей.группы подключены к выходу элементаНЕ, выходы элементов ИЛИ пятой группы подключены к другим входам соответствующих триггеров группы, другойвход дополнительного триггера подклю" 2 в. чен к выходу соответствующего элемента И третьей группы.На чертеже представлена схемапредлагаемого устройства.Устройство содержит группу регист- Иров 1 в количестве р, р триггеров 2,р элементов ИЛИ 3 первой группы,Рэлементов ИЛИ 4 второй группы,элементы И 5 первой группы, р элементов И 6 второй группы, р -1 зле" Звментов ИЛИ 7 третьей группы, рэлементов ИЛИ 8 четвертой группы, 2 р элементов ИЛИ 9 пятой группы, рэлементов И 10 третьей группы, инвертор 11 дополнительный ргитр 12 фдополнительный триггер 13, первыеинформационные входы 1 М, вторые информационные входы 15, вход 16 записи, вход 17 записи, вход 18 тактовыхимпульсов, вход 19 считывания, инФормационные выходы 20.Устройство работает следующим образом,На вход 18 постоянно поступаюттактовые импульсы, частота которыхне ниже частоты записи информации,Запись информации в буферное запоминающее устройство может производиться через первый регистр 1 (прямаязапись) и через дополнительный регистр 12 (реверсивная запись). Приосуществлении прямой записи на первый вход 16 записи поступает импульс,по которому первое слово записываетсяс первых входов 14 в первый регистрИ1, Одновременно первый триггер 2устанавливается в единичное состояние и разрешающий потенциал с егоединичного выхода, проходя через 12 . 6первый элемент ИЛИ 3 первой группы, открывает по соответствующему входу первый элемент И 6 второй группы, По другому входу этот элемент И 6 открыт потенциалом с выхода первого элемента ИЛИ 4 второй группы. По третьему входу этот же элемент И 6 открыт потенциалом с дополнительно" го триггера 13. Тактовый импульс; поступающий на вход 18, воздействует на четвертый вход первого элемента И 6 второй группы, в результате чего информация из первого регистра 1 переписывается во второй регистр 1, первый триггер 2 сбрасывается в исходное нулевое состдяние, а. второй триг" гер 2 устанавливается в единичное состояние. Йо заднему фронту такто-, вого импульса срабатывается второй элемент И 6 второй группы, в резуль" тате чего информация из, второго регистра 1 переписывается в третий регистр 1, второй триггер 2 сбрасывается в исходное нулевое состояние, а третий триггер 2 устанавливается в единичное состояние. Дальнейшее продвижение информации в прямом направлении из регистра в регистр осу" ществляется,аналогично. Обратная связь между элементами И 6 и элементами ИЛИ 3., ИЛИ 4 предотвращает "обреза" ние" импульсов на выходе элементов И 6, обеспечивая надежную перезапись информации иэ регистра в регистр и установку основных триггеров 2 Через (р)/2 тактовых импульсов первое слово окажется в последнем, р-и основном регистре 1. Следующее поступившее слово записывается со ответственно в (р)"м, (р"2)-м и т.д. регистрах 1. Если последующий ре" гистр 1 занят, то сигнал с нулевого выхода триггера 2 поступает черезодноименный элемент ИЛИ 4 на вход . элемента И 6 предыдущего разряда, блокируя перезапись информации в этот регистр 1. При освобождении последующего регистра 1 происходит обнуление соответствующего триггера 2 и разблокировка элемента И 6, слу" жащего для перезаписи из предыдущего регистра 2.По переднему фронту тактового импульса информация переписывается из четного регистра 1 в нечетный, по заднему Фронту - из нечетного в чет" ный.Для осуществления реверсивной записи и реверсивного продвижения ин 7. 9915 формации на вход 17 записи поступает импульс, по которому исходное слово записывается с вторых входных шин 15 в дополнительный регистр 12, одновременно дополнительный триггер 13 5 устанавливается в единичное состояние, отключая элементы И 6 второй группы и подключая элементы И 10 третьей группы, Совокупностьэлементов ИЛИ 7 третьей группы, ИЛИ 8 четвертой 1 о группы, И 10 третьей группы обеспечивает продвижение информации в запоминающем устройстве в обратном направлении и их функционирование аналогично функционированию элементов 35 ИЛИ 3, ИЛИ 4, И 6, После перезаписи информации из дополнительного регистра 12 в р -й основной регистр 1 триггер 13 сбрасывается, элементы И 6 вновь подключаются, а элементы и И 10 отключаются и устройство возвращается в режим прямого продвижения информации.Элементы И 9,пятой группы обеспечивают коммутацию установочных сиг налов триггеров 2 для обоих режимов работы устройства. Сьем информации с последнего основного регистра 1 через элементы И 5 первой группы на выходы 20 осуществляется при наличии зо потенциала на входе считывания 19 и подаче тактового импульса. Формула изобретенияБуферное запоминающее устройство, содержащее последовательно соединенные регистры, одни выходы каждого из которых подключены к одним входам последующего регистра, одни входы первого регистра являются одними инфор" 40 мационными входами устройства, одни выходы последнего регистра подключены к одним входам элементов И первой группы, другие входы элементов И пер. вой группы подключены к выходу соот ветствующего элемента И второй группы, выходы других элементов И второй группы подключены к управляющим входам соответствующих регистров и к одним из входов соответствующих элементов ИЛИ первой группы и второй группы, группу триггеров, одни входы которых подключены к другим вхо-, дам соответствующих элементов ИЛИ первой группы вторые входы тригге 155 ров группы подключены к другим входам соответствующих элементов ИЛИ 1 второй группы, и первый вход одного из триггеров группы подключен к уп 12 ЬРавлянщему входу первого регистра, выходы элементов ИЛИ первой и второй групп подключены к первым и вторым входам соответствующих элементов И второй группы, третьи входы одних элементов И второй группы подключены к входу элемента НЕ и являются вторым управляющим входом устройства, третьи входы других элементов И второй группы подключены к выходу элемента НЕ, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет возможности реверсивного сдвига информации, оно содержит группы элементов ИЛИ, группу элементов И, дополнительный триггер и дополнительный регистр, входы которого являются другими информационными входами устройства, выходы дополнительного регистра подключены к другим входам последнего регистра, другие выходы каждого из регистров подключены к другим входам предыдущего регистра, управляющий вход дополнительного регистра подключен к одному входу дополнительного триггера и является третьим управляющим входом устройства, один выход дополнительного регистра подСключен к четвертым входам элементов И второй группы, другие управляющие входы регистров подключены к выходам соответствующих элементов И третьей группы, к одним из входов соответствующих элементов ИЛИ третьей, четвертой и пятой групп, другие входы элементов ИЛИ третьей группы подключены к другим выходам соответствующих триггеров группы, другие входы элементов ИЛИ четвертой группы подключены к одним первым выходам соответствующих триггеров группы, другие входы элементов ИЛИ пятой группы подключены к выходам соответствующих элементов И второй группы, выходы элементов ИЛИ третьей и четвертой групп подключены к первым и вторым входам соответствующих элементов И третьей группы, третьи входы которых подключены.к другому выходу дополнительного триггера, четвертые входы одних элементов И третьей группы подключены к входу элемента НЕ, а четвертые входы других ,элементов И третьей группы подключены к выходу элемента НЕ, выходы элементов ИЛИ пятой группы подключены ,к другим входам соответствующих триггеров группы, другой вход дополни.9 Э 1 У 2тельного триггера подклвчен к выходусоответствувцего элемента И третьейгруппы.Источники информации,принятые во внимание при экспертизе 10свидетельство СССР11 С 19/00, 1973свидетельство СССР11 С 19/00, 1977