Буферное логическое ттл устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик 1993477 ф(61) Дополнительное к авт. свид-ву- (22) Заявлено 0607.81 (21) 3312331/18-21 с присоединением заявки М -511 М Кп.з Н 03 К 19/00 Государственный комитет СССР по делаю изобретений и открытий.ной . мат рой сий для ляющи и тойе по- ичесеит. един .чер Изобретение относится к импульсн вычислительной технике и автоике, а именно к буферным ТТЛ-устствам, реализующим функцию инвери тавтологии и предназначеннымиспользования в счетных и управФх ЭВМ, в системах сбора и обработки информации, в различных систе-мах контроля и управления, в схемахпамяти и т.д.Известны логические буферныеТТЛ-устройства, осуществляющие функции инверсии и тавтологии 11.Такие устройства обычно выполняютв виде двух последовательно включенных ТТЛ-инверторов, обладают неболь.шим быстродействием и постояннопотребляют мощность,Наиболее близким к предлагаемомупо технической сущности являетсябуферное устройство, отключающеесяв пассивном режиме при помощи ключаот шины Земляф, содержащее ключотключающий устройство от шины ффЭемля, входного и выходного каскадов;последний содержит блок инверсии иблок тавтологии,.причем блок тавтологии содержит первый транзистор,база которого подключена к выходувходного каскада, коллектор подключен к базе второго тран ра ичерез резистор к источн апряже- ния 2),Однако устройство обладает н эким быстродействием и помехоусчивостью,Цель изобретения - новышенимехоустойчивости буферного логкого ТТЛ-устройства,Поставленная цель достигаетсятем, что буферное логическое ТТЛустройство, содержащееключ, входнойтранзистор, эмиттер которого соединен с входной шиной, база через ре- зистор - с шиной питания, коллекторс базой промежуточного транзистора,коллектор которого соединен с базамн первого и второго транзисторови через резистор с шиной питания,коллектор первого транзистора соединен с первой выходной шиной, коллектор второго транзистора соединенс базой третьего транзистора и через резистор - с шиной питания,25 коллектор третьего транзистора содинен с второй выходной шиной, эмтеры первого, второго и третьеготранзисторов подключены к анодудиода, катод которого со ен через ключ с общей шиной и еэ ре 99347710 15 20 25 30 35 40 60 65 эистор - с шиной питания, дополнительно содержит диод и ключ, причем эмиттер промежуточного транзистора соединен с анодом дополнительного диода, катод которого соединен через параллельно подключенные резистор и дополнительный ключ с обцей шиной.На чертеже изображена электрическая схема предлагаемого логического устройства.Эмиттер транзистора 1 является входом логического устройства. База транзистора 1 через резистор 2 соединена с шиной 3 питания, База транэистора 1 соединена также с анодом диода 4, катод которого соединен с анодом диода 5. Катод диода 5 сое.динен с анодом диода б, катод которого соединен с анодом диода 7, катод которого соединен с общей шиной. Коллектор транзистора 1 соединен с базой транзистора 9, а также через резистор 10 соединен с общей шиной, Эмиттер транзистора 9 соединен с анодом диода 11, катод которого соединен с ключом 12, а также через резистор 13 - с общей шиной 8. Второй конец ключа 12 соединен собцей шиной 8, Коллектор транзистора 9 соединен через резистор 14 сшиной 3 питания, а также соединен с базами транзисторов 15 и 16, Коллектор транзистора 16 является выходом устройства, реализующим функцию тавтологии, Эмиттер транзистора 16 соединен с анодом диода 17, Коллектортранзистора 15 соединен через резистор 18 с шиной 3 питания и черезрезистор 19 - с обцей шиной 8, атакже с базой транзистора 20Эмиттер транзистора 15 и эмиттер транзистора 20 соединены с эмиттеромтранзистора 16, Коллектор транэистора 20 является выходом устройства,реализующим функцию инверсии. Катоддиода 17 соединен с ключом 21, атакже соединен С базой двухэмиттерного транзистора 22 и через резистор 23 - с шиной 3 питания, Второй конец ключа 21 соединен с общей ши- .ной 8. Первый эмиттер транзистора 22соединен с коллектором транзистора16, второй - с коллектором транзистора 20, коллектор транзистора 22соединен с шиной 3 питания. Коллек-тор транзистора 20 соединен черезрезистор 24 с шиной 3 питания, Коллектор транзистора 16 соединен через резистор 25 с шиной 3 питания.Устройство работает следующим образом.Потенциал катода диода 11 близок к потенциалу обцей шины 8 при разомкнутых ключах 12 и 21 и при единичном сигнале на входе устройства определяется потенциалом на базе транзистора 1, который ограничен диодной цепью (диоды 4 - 7) . Транзистор 9 при разомкнутых ключах 12и 21 и единичном сигнале на входеустройства находится на границепроводящего состояния и состоянияотсечки и пропускает незначительныйток,ограниченный. резистором 1" большойвеличиныпоэтому после включенияключей 12 и 21 транзистор 9 сразупереходит в проводящее состояние,в отличие от транзисторов 15 и 16,которые при разомкнутых ключах 12и 21 находятся в состоянии отсечки,так как потенциал на.катоде диода17 равен потенциалу шины 3 питания,Потенциал на коллекторе транзистора9 и соответственно потенциалы на базах транзисторов .15 и 16 начинаютуменьшаться. Вследствие этого транзисторы 15 и 16 остаются в состоянии отсечки, несмотря на уменьшениепотенциала на их эмиттерах, а транзистор 20 переходит в проводящеесостояние. Резисторы 18 и 19 представляют из себя делитель напряжения и при разомкнутых ключах 12 и 21обеспечивают потенциал на базе транзистора 20 меньший, чем потенциалйа базе транзистора 15. Поэтому принулевом сигнале на входе устройствапосле замыкания ключей 12 и 21 тран-зистор 9 остается в состоянии отсечки, а в первую очередь в проводящеесостояние переходят транзисторы .15и 16, Вследствие этого потенциална коллекторе транзистора 15 и соответственно на базе транзистора 20уменьшается и транзистор 20 остается в состоянии отсечки, несмотря науменьшение потенциала .на его эмиттере, Резисторы 24 и 25 обеспечиваютвыходной ток единичного выходногосигнала. Транзистор 22 обеспечиваетбольшо выходной ток после выключе.ния ключей 12 и 21, необходимый длязарядки большой емкости нагрузки.Резистор 10 уменьшает потенциал базытранзистора 9 при единичном входномсигнале, повышение которого обусловлено емкостными токами после выключения ключей 12 и 21,Формула изобретейияБуферное логическое ТТЛ-устройство, содержащее ключ, входной транзистор, эмиттер которого соединен с входной шиной, база через резистор - с шиной питания, коллектор - с базой промежуточного транзистора, коллектор которого соединен с базами первого и второго транзисторов и через резистор с шиной питания, коллектор первого транзистора соединен с первой вйходной шиной, коллектор второго транзистора соединен с базой третьего транзистора и через/76 Тира ИПИ Ро по дел , Моск Подписноекомитета СССРи открытийкая наб д. 4/ ака Патеи Ужг ул, Проект илиал 5 - 9934 ;резистор - с шиной питания, коллектор третьего транзистора соедийек с второй выходной шиной, эмиттеры первого, второго и третьего транзисторов подключены к аноду диода,катод которого соединен через ключ с общей шиной и через реэисторс шиной питания, о т л и н а ю щ е" е с я тем, что, сцелью увеличения помехоустойчивости, оно дополнительно содержит диод и ключ, причем 10 змиттер промежуточного транзистора соединен с анодом дополнительногодиода катод которого соединен черезпараллельно подключенные резистор идополнительный ключ с общей шиной. Источники информациипринятые во внимание при экспертизе1. Валиев К.А., Орликовский А.А.Полупроводниковые интегральные схе-мы памяти на биполярных транзисторных структурах. М., фСоветское радио, 1979, с, 229, рнс.7,21,2. Патент франции В 2373124, .кл. 6 11 С 17/Об, 1979,